PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-156621

(43) Date of publication of application: 08.06.2001

(51)Int CI

H03K 19/20 G06F 3/00 G11C 11/407 G11C 11/401 H03K 19/0175 H03K 19/096

(21)Application number: 2000-282564 (22)Date of filing:

18.09.2000

(71)Applicant: TOSHIBA CORP

(72)Inventor: IWATA YOSHIHISA

(30)Priority

Priority number: 11263668

Priority date: 17.09.1999


Priority country: JP

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND DATA/SIGNAL TRANSMISSION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To transmit massive data without increasing a bus width by processing a current amount as transmission data and applying multi-level processing to current data.

SOLUTION: The semiconductor integrated circuit has an input circuit, an internal circuit and an output circuit The input circuit has an ADC 19 that converts multilevel current data received externally into sets DIBO-DIB7 of data of a binary voltage level, the internal circuit 18 receives the sets DIB0-DIB7 from the ADC 19 and outputs sets DOB0-DOB7 of data of a binary voltage level. The output circuit has a DAC 14 that converts the sets DOB0-DOB7 outputted from the internal circuit 18 into multi-level current data and provides an output externally.



LEGAL STATUS

[Date of request for examination]

07.07.2004

[Date of sending the examiner's decision of rejection]

12.09.2006

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3892655

[Date of registration] 15.12.2006
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) F本国特許庁(JP)

,.9°° · ·

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-156621

(P2001-156621A) (43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl.7		識別記号	FI			テーマコード(参考)		
H03K	19/20	101		H03	K 19/20		101	
G06F	3/00			G 0 6	F 3/00		н	
G11C	11/407			H03	K 19/096		Α	
	11/401			G 1 1	C 11/34		362S	
H03K	19/0175						362Z	
			家香蘭求	未辦求	請求項の数31	OL	(全 42 頁)	最終頁に続く

(21)出國番号

特顧2000-282564(P2000-282564)

(22)出魔日

平成12年9月18日(2000, 9.18)

(31)優先権主張番 (32)優先日 (33)優先権主張国

(31) 優先権主張番号 特顯平11-263668

平成11年9月17日(1999.9.17)

H本(JP)

(71)出順人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 岩田 佳久

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン ター内

(74)代理人 100058479


弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】 半導体集積回路装置およびデータ・信号伝送システム

(57)【要約】

[課題] 伝送データとして電流量を取り扱い、電流データの多値化を行うことによってバス幅の増大を伴うことなく、大量のデータ伝送を可能とする。

[解決手段] 半導体集積回路は、入力回路、内部回路、および出力回路を有する。入力回路は、外部から入力される多値電流データを、2 値電圧レベルのデータの集合体D180~D187を受けるとともに、2 値電圧レベルのデータの集合体D60~D087を出力する。出力回路は、内部回路180から出力された上記集合体D60~D087を出力する。出力回路は、内部回路180から出力された上記集合体D60~D087を多値電流データに変換して外部に出力するDAC14を有する。



[特許請求の範囲]

e. 4

【贈求項1】 外部から入力する多値化されている電流 データを、2値電圧レベルのデータの集合体に変換する A Dコンバータを有するデータ入力回路と、

前記データ入力回路から2値電圧レベルのデータが供給 される内部回路とを具備することを特徴とする半導体集 積回路装置。

「贈求項2] 内部同路と、

前記内部回路から供給される2値電圧レベルのデータの 集合体を多値化するDAコンパータを有し、多値化され 10 た電流データを外部に出力するデータ出力回路とを具備 することを特徴とする半導体集積同路装置。

【請求項3】 外部から入力する多値化されている電流 データを、2値電圧レベルのデータの集合体に変換する A Dコンパータを有するデータ入力回路と、

前記データ入力回路から2値電圧レベルのデータが供給 される内部同路と

前記内部回路から供給される2値電圧レベルのデータの 集合体を多値化するDAコンバータを有し、多値化され 備することを特徴とする半導体集積回路装置。

【請求項4】 前記データ入力回路が外部データ線に接 続されるノードは、前記データ出力回路が外部データ線 に接続されるノードから分離されていることを特徴とす る請求項3に記載の半導体集積回路装置。

【請求項5】 前記データ入力同路およびデータ出力回 路は、それぞれ対応した入力スイッチ用トランジスタお よび出力スイッチ用トランジスタを介して、外部データ 線接続ノードに共通に接続されていることを特徴とする 請求項3 に記載の半導体集積回路装置。

【請求項6】 外部から入力される、あるいは外部に出 力されるクロック信号は、電流制御されたクロック信号 電流であることを特徴とする請求項1 に記載の半導体集 稍同路装置。

【請求項7】 前記データ出力回路は、前記DAコンバ ータにより前記2値の電圧レベルのデータの集合体を多 値化する際に、同時にクロック信号分を含ませ、クロッ ク信号電流が重畳された電流データを外部に出力し、

前記データ入力回路は、前記クロック信号電流が重畳さ れた電流データ入力を前記ADコンバータにより2値の 40 電圧レベルのデータの集合体に変換する際に、同時にク ロック信号電流分を取り出すことを特徴とする請求項3 に記載の半導体集積同路装置。

【請求項8】 前記外部から入力するクロック信号電流 を、クロック信号電圧に変換するクロック信号変換回路 を、さらに具備するととを特徴とする請求項6に記載の **半邁休集稽同路裝置**

【請求項9】 前記ADコンバータおよびDAコンバー タは、電流源としてクロック信号電流が使用されること を特徴とする請求項3に記載の半導体集積回路装置。

【請求項10】 前記電流源として使用されるクロック 信号電流は、前記電流データの送受信に使用されるクロ ック信号電流からカレントミラーにより生成された電流 であることを特徴とする請求項9 に記載の半導体集積回 路装置。

【請求項11】 外部から入力する電流データを、前記 ADコンパータおよびDAコンパータを介して外部に出 力する動作モードと、

前記外部から入力する電流データを、前記A Dコンバー タおよびDAコンバータを介さずに外部に出力する電流 転送モードとを具備することを特徴とする請求項3に記 載の主導体生績同路基層

【請求項12】 前記クロック信号電流を外部に出力す る回路として、電源ノードと接地ノードとの間に接続さ れた基準電流源、クロック制御信号がゲートに印加され る第1のトランジスタおよびドレイン・ゲートどうしが 接続された第2のトランジスタ、およびこの第2のトラ ンジスタの電流を折り返したクロック信号電流を、外部 のクロック信号線に出力するカレントミラー回路を具備 た電流データを、外部に出力するデータ出力回路とを具 20 することを特徴とする請求項6に記載の半導体集積回路

> 「請求項13】 前記クロック信号電流が外部から入力 する同路として、ドレイン・ゲートどうしが接続され、 外部のクロック信号線から入力するクロック信号電流が ドレインに入力するトランジスタ、およびこのトランジ スタの電流を折り返してクロック信号電流を取り出すカ レントミラー回路を具備することを特徴とする請求項6 に記載の半導体集積回路装置。

【請求項14】 前記DAコンバータは、

タと.

30 基準電流源トランジスタと、 前記基準電流源トランジスタに対してそれぞれカレント ミラー接続され、基準電流源トランジスタの電流値に比 べて2"-1倍に重み付けされた電流値を持つようにサイ ズが設定された第1~第nの重み付け電流源トランジス

前記第1~第nの重み付け電流源トランジスタに対応し て各一端が接続され、各他端は一括されて出力ノードに 接続され、20~1倍に重み付けされた電流値を持つよう にサイズが設定され、各ゲートに対応してnビットの2 進電圧データのうちの最下位ビット~最上位ビットが入 力する第1~第nのスイッチ用トランジスタとを具備す るととを特徴とする請求項2 に記載の半導体集積回路装

【請求項15】 前記DAコンバータは、 基準電流源トランジスタと、

前記基準電流源トランジスタに対してそれぞれカレント ミラー接続され、 基準電流源トランジスタの電流値に比 べて2°-1 倍に重み付けされた電流値を持つようにサイ ズが設定された第1~第nの重み付け電流源トランジス 50 タと、

3 前記基準電流源トランジスタに対してカレントミラー接 続され、基準電流源用トランジスタの電流値と等しい電 流値を持つようにサイズが設定されたクロック電流源ト ランジスタと.

0. 1

前記第1〜第nの重み付け電流源トランジスタに対応して各一端が接続され、各他端は一括されて出力ノードに接続され、2・・1倍に重み付けされた電流値を持つようにサイズが設定され、各ゲートに対応してロビットへ多上位ビットが入力する第1〜第nのスイッチ用トランジスタと、

前記出力ノードと前記クロック電流源トランジスタとの 間に接続され、ゲートにDA変換入力用クロック信号が 入力するクロックスイッチ用トランジスタとを具備する ことを特徴とする請求項7 化記載の半導体集積回路装 置。

【請求項16】 前記DAコンバータは、 基進電流源トランジスタと、

前記基準電流源トランジスタに対してそれぞれカレント ミラー接続され、基準電流源トランジスタの電流値に比 ベて2*倍に重み付けされた電流値を持つようにサイズ が設定された第1~第(n+1)の重み付け電流源トラ ンジスタと.

前記第1~第(n+1)の重み付け電流源トランジスタ に対応して各一端が接続され、各他端は一括されて出力 ノードに接続され、2°倍に重み付けされた電流値を持 つようにサイズが設定され、各ゲートに対応してロビットの2進電圧データのうちの最下位ビット~最上位ビットおよびクロックビットが入力する第1~第(n+1) のスイッチ用トランジスタとを具備することを特徴とす る諱文項7に記載の半導体集積回路装置。

【請求項17】 前記DAコンバータは、 基準電流源トランジスタと、

前記基準電流源トランジスタに対してそれぞれカレント ミラー接続され、基準電流源トランジスタの電流値に比 ベて 2**・倍、1/2倍に重み付けされた電流値を持つよう にサイズが設定された第1~第(n+1)の重み付け電 油源トランジスタと。

比較イネーブル信号を受けて流れる基準電流の2^{・・}倍 に重み付けされた電流値と入力電流との大小を比較し、 nビットの2進データのうちの最上位である n番目のビ ットの論理レベルを決定する第1の比較回路と、 前記 n 番目のビットの絵理レベルに応じて、入力電流から基準電流の2^{**}・音の電流値を引いたものまたは入力電流と、前記上較イネーブル信号を受けて流れる基準電流の2^{**}・音の電流との大小を比較し、前記2進データのうちのn - 1 番目のビットの論理レベルを決定する第2の比較回路と、

入力電流から基準電流の上位ビットの論理レベルの組み合わせに応じた告数の電流値を引いたものまたは入力電流と、前記比較イネーブル信号を受けて流れる基準部 10 の2**1倍→1倍の電流との大小をそれぞれ対応して比較し、前記2進データのうちのn-2番目~最下位のビットの論理レベルを決定する第3の比較回路~第nの比較回路とを具備することを特徴とする請求項1 に記載の半導体銀積回路装置、

【請求項19】 前記ADコンバータは、

比較イネーブル信号を受けて流れる基準電流の2**1+ 1 信に重み付けされた電流値と入力電流との大小を比較 し、ロビットの2進データのうちの最上位である n番目 のビットの論理レベルを決定する第1の比較回路と、

20 前記 n 番目のピットの論理レベルに応じて、前記入力電流から基準電流の2 * 倍の電流値を引いたものまたは前記入力電流と、前記比較イネーブル信号を受けて流れる基準電流の2***+1倍の電流との大小を比較し、前記2進データのうちのn -1番目のピットの論理レベルを決定する第2 の比較回路と、

前記基準電源に対して前記基準電源の前記最上位~最下 位ピットの論理レベルの組み合わせに応じた信数分に相 当する電流値を前記入力電流から引いたものまたは前記 入力電流と、前記比較イネーブル信号を受けて流れる基 電電流の1倍の電流との大小を比較し、クロック信号の 論理レベルを快定するクロック信号用比較回路とを具備 するでしを特徴とする請求項7に記載の半導体集積回路

【請求項20】 前記ADコンパータは、

比較イネーブル信号を受けて流れる基準電流の2°倍に 重み付けされた電流値と入力電流との大小を比較し、ク ロック信号の論理レベルを決定するクロック信号用比較 回路と、

前記クロック信号を受けて流れる基準電流の(2°+2°・1)倍に重み付けされた電流値と入力電流との大小を 比較し、nビットの2進データのうちの最上位であるn 番目のビットの論理レベルを決定する第1の比較回路

50 Ł.

前記1番目のビットの論理レベルに応じて、前記人力電流から基準電流の2・・・ 倍の電流値を引いたものまたは 前記入力電流と、前記クロック信号を受けて流れる基準 電流の(2*+2*・・)倍の電流との大小を比較し、前記 2進データのうちのn-1番目のビットの論理レベルを 決定する第2の比較回路と、

5

前記基準電流に対して上位ビットの動理レベルの組み合わせに応じた倍数分に相当する電流値を前記入力電流から引いたものまたは前記入力電流と前記之力で次と呼び流れる基準電流の(2°+2°+1)へ(2°+1)を倍の電流との大小をそれぞれ対応して比較し、前記2進データのうちのn - 2 番目一級下位のビットの論理レベルを決定する第3の比較回路~第nの比較回路とを具備することを特徴とする前求項7 に記載の半導体集積回路装置。

【請求項21】 前記ADコンバータは、

比較イネーブル信号を受けて流れる基準電流の2***+1 //倍に重み付けされた電流値と人力電流との大小を比較 し、 n ビットの2 進データのうちの最上位である n 番目 のビットの論理レベルを決定する第1の比較回路と、

前記 n 番目のビットの論理レベルに応じて、前記入力電流から基準電流の2 **1倍の電流値を引いたものまたは 前記入力電流と、前記比較イネーブル信号を受けて流れる基準電流の2 **1・1.2倍の電流との大小を比較し、前 記2進データのうちのn - 1番目のビットの論理レベル を決定する第2の比較回路と

前記基準電流に対して上位ビットの論理レベルの組み合わせに応じた信数分に相当する電流値を前記入力電流から引いたものまたは前記入力電流と、前記比較タネーブル信号を受けて流れる基準電流の2°*1+12倍~2°+1 30/倍の電流との大小をそれぞれ対応して比較し、前記2並データのうちのn-2番目の取立のビットの論理レベルを決定する第3の比較回路~第nの比較回路と、

前記基準電流に対して前記最上位・最下位のビットの論 理レベルの組み合わせに応じた倍数分に相当する電流値 を前記入力電流から引いたものまたは前記入力電流と、 前記比較イネーブル信号を受けて流れる基準電流の1/2 倍の電流との大小を比較し、クロック信号の論理レベル を決定するクロック信号用比較回路とを具備することを 特徴とする前次項7 に配載の半導体集構回路装置。

[請求項22] 前紀ADコンバータで使用する基準電流の値は、前記DAコンバータで使用する基準電流の値の1/2倍より大きく、2倍より小さいことを特徴とする請求項3に比較の半導体架積回路装置。

[精来項23] 前記ADコンパータおよび前記DAコ ンパータで使用する基準電流は、基準電流源からの基準 電流を受ける互いに異なるサイズを有するトランジスタ により生成されることを特徴とする請求項22に記載の 半導体集積回路装置。

【請求項24】 複数の半導体集積回路装置と、

前記複数の半導体集積回路装置をコントロールするコン トロール用半導体集積回路装置とを具備し.

前記複数の半導体集積回路装置と前記コントロール用半 導体集積回路装置との間で、多値化されている電流デー タによりデータの伝送を行うことを特徴とするデータ・ 信号伝送システム。

[請求項25] 前記複数の半導体集積回路装置は、前 記コントロール用半導体集積回路装置にデイジーチェー ン接続されていることを特徴とする請求項24に配載の 10 データ・個界伝送ンステム。

【請求項26】 前記複数の半導体集積回路装置は、前 記コトロール用半導体集積回路装置にスター接続され ていることを特徴とする請求項24に記載のデータ・信 号伝送システム。

【請求項27】 前記複数の半導体集積回路は、それぞれ外部から入力する多値化されている電流データを、2 値電圧レベルのデータの集合体に変換するADコンバータを有するデータ入力回路と、Cのデータ入力回路から 2値電圧レベルのデータが供給される内部回路とを有す 20 る半導体メモリであることを特徴とする請求項24に記載のデータ、信号伝送システム。

【請求項28】 前記複数の半導体集積回路は、それぞれ内部回路と、この内部回路から供給される2値電圧レベルのデータの集合体を多値化するDAコンバータを有し、多値化された電流データを外部に出力するデータ出力回路とを有する半導体メモリであることを特徴とする請求項24に記載のデータ・信号伝送システム。

【請求項29】 前記複数の半導体集模回路は、それぞれ外部から入力する多値化されている電流データを、2 値電圧レベルのデータの場合体に変換する A D コンパータを有するデータ入力回路と、このデータ入力回路から 供給される 2 値電圧レベルのデータが供給される内部回路と、この内部回路から供給される2 値電圧レベルのデータの集合体を多値化する D A コンパータを有し、多値化された電流データを外部に出力するデータ出力回路とを有する半導体メモリであることを特徴とする請求項24に配載のデータ・信号伝送システム。

[請求項30] 前記電流データの送受信に使うクロック信号は、電流制御されていることを特徴とする請求項24に記載のデータ・信号伝送システム。

【請求項31】 前記電流データの送受信に使うクロック信号は、電圧制御されていることを特徴とする請求項24に記載のデータ・信号伝送システム。

【発明の詳細な説明】

[0001]

40

【発明の属する技術分野】本発明は、半導体集積回路装置もよびデータ・信号伝送システムに係り、特に半導体 集積回路装置間で支わされるデータまたは信号を電流量 で扱うものに関するもので、例えば半導体メモリとその 50 コントローラが接続される伝送システムに使用されるも のである。

....

[0002]

「従来の技術」複数のLSI間を接続する従来の伝送シ ステムは、データとして電圧電位を取り扱っており、例 えば半導体メモリとそのコントローラが接続される従来 の伝送システムは、図56あるいは図57に示すように 様成されている.

7

【0003】図56に示す従来の伝送システムは、複数 の同期型ダイナミックメモリ(SDRAM) 421を二次元に並 ペ、共通のメモリコントローラ420から各SDRAM 421にク 10 ならず、コスト高に繋がる。 ロック信号Clock、アドレス信号Addressを供給するため のクロック・アドレスバス422を接続し、前記メモリコ ントローラ420と各行のSDRAM 421との間に対応してデー タDATAを伝送するためのデータバス423を接続し、前記 メモリコントローラ420から各列のSDRAM 421に対応して 制御信号 (RAS#1、CAS#1、WE#1、CS#1)~ (RAS#4、CAS #4. WE#4. CS#4) を供給するための制御信号バス424を 接続している。

【0004】上記複数のSDRAM 421をプリント基板上 に、二次元に並べたメモリモジュールの構成は、データ 20 情がある。 のバス幅を稼ぐことができ、比較的低速のバスで大量の データを伝送することができる。

【0005】しかし、図56に示した伝送システムは、 バス配線が多いという問題と、バスが終端されていない ので反射ノイズがのりやすく、データ読み出しを高速化 できないという問題がある。さらに、制御信号バス、ア ドレスバス、データバスの負荷が揃えられていないの で、メモリコントローラから各SDRAMまでの距離に応じ て、各SDRAMCおける各信号間のセットアップ/ホール ド時間のタイミングが変わる。

【0006】これにより、各SDRAMにおけるタイミング 余裕を短くすることができないので、各SDRAMの動作を 高速化することができない。したがって、データの転送 レートを上げようとすると、バス幅を増やすしかなく、 メモリモジュールのレイアウトが困難になり、さらに、 各信号間の負荷を揃え難くなる。

【0007】一方、図57に示す従来の伝送システム は、複数のRambus型 D R A M (RDRAM) 331を一次元のデー タ伝送路であるRambus channel (Rambus社提唱)を介し て接続し、このRambus channelと外部バスとの間にメモ 40 リコントローラ330を接続し、基準電位Vrefおよびクロ ック信号源332からの同期クロックCTMを、Rambus chann elを介して各RDRAM 331に供給するようにしたものであ る。なお、上記Rambus channelは、反射ノイズが起こら ないように終端抵抗(terminal resistance)333により終 端され、バスの伝達データ信号間のスキューを抑えるた め、各バスの負荷が揃えられている。

【0008】上記したような複数のRDRAM 331をプリン ト基板上に、一次元に並べたメモリモジュールの構成 高速化して大量のデータの送受信を行うことができる。 [00001

【発明が解決しようとする課題】しかし、図57に示し た伝送システムは、バス幅を増やす代わりに、データの 送受信を高速化したので、メモリモジュール全体でのバ ス間のスキューの仕様が厳しく、クロックドライバのジ ッタも制限される。それに対応するためには、メモリモ ジュールのプリント基板上の配線の抵抗、インダクタン ス及び配線間の相互インタクタンスを精密に制御せねば

[0010] 加えて、LS Iの素子の微細化により、メ モリモジュール内の L.S.I のトランジスタの耐圧を考慮 して、出力用の電源電圧(図56参照)やバスの終端電 ITVTFRM(図57参昭)を低下していかざるを得なくな る。すると、データの電圧振幅も低下することになり、 データの誤読み出しが発生し易くなる。

【0011】 ト記したように比較的低速のバスで大量の データを扱う従来の伝送システムでは、バス配線が多く なるとともにデータ読み出しを高速化できないという事

【0012】また、バス構成を単純化するとともに、同 期クロックを高速化して大量のデータの送受信を行う従 来の伝送システムでは、システム全体でのバス間のスキ ューの仕様が厳しく、クロックドライバのジッタも制限 されるので、それに対応するためにコスト高に繋がると いう事情がある。

【0013】さらに両者に共通の事情として、微細化に 伴い、メモリモジュール内のLSIのトランジスタの耐 圧を考慮し、出力用の電源電圧(図56参照)および終 端電圧(図57参照)を低下させ、データの振幅を低下 30 させると、データの誤読み出しが発生し易くなるという 事情もある。

【0014】本発明は上記事情を解決すべくなされたも ので、伝送データとして電流量を取り扱うことにより、 伝送データとして電圧電位を取り扱う場合の事情を避け るととが可能になるデータ・信号伝送システムおよび半 導体集積回路装置を提供することを目的とする。

【0015】また、本発明は、電流データの多値化を行 うことにより、伝送データ幅の増大を伴うことなく多値 のデータ伝送を行うことが可能になり、電圧ノイズマー ジンが広く、LSIの素子の微細化に伴う電源電圧、外 部信号線の振幅電圧の低下にも耐えることが容易にな り、低速の同期クロックを伝送する場合でも大量のデー -

タの送受信が可能となる半導体集積回路装置およびそれ を用いたデータ・信号伝送システムを提供することを目 的とする。

[0016]

[課題を解決するための手段] 上記目的を達成するため に、この発明に係る半導体集積回路装置の第1の態様で は、バス構成を単純化することができ、同期クロックを 50 は、外部から入力する多値化されている電流データを、

2 値電圧レベルのデータの集合体に変換するADコンパ ー々を有するデータ入力回路と、前記データ入力回路か ら2 値電圧レベルのデータが供給される内部回路とを具 備することを特徴とする。

【0017】また、この発明に係る半導体集積回路装置 の第2の態様では、内部回路と、前記内部回路から供給 される2 値電圧レベルのデータの集合体を多値化するD Aコンバータを有し、多値化された電流データを外部に 出力するデータ出力回路とを具備することを特徴とす

【0018】また、この発明に係る半導体集積回路装置 の第3の態様では、外部から入力する多値化されている 電流データを、2値電圧レベルのデータの集合体に変換 するADコンバータを有するデータ入力回路と、前記デ ータ入力回路から2値電圧レベルのデータが供給される 内部同路と、前記内部回路から供給される2値電圧レベ ルのデータの集合体を多値化するDAコンバータを有 し、多値化された電流データを、外部に出力するデータ 出力回路とを具備することを特徴とする。

【0019】また、との発明に係るデータ・信号伝送シ 20 ステムでは、複数の半導体集積回路装置と、前記複数の 半導体集積回路装置をコントロールするコントロール用 半導体集積同路装置とを具備し、前記複数の半導体集積 同路装置と前記コントロール用半導体集積回路装置との 間で、多値化されている電流データによりデータの伝送 を行うことを特徴とする。

[0020]

...

[0021]本発明に係るデータ伝送システムおよびそ れに適合するLSIでは、半導体集積回路装置間で多値 30 化されている電流データまたは信号により、データまた は信号の伝送を行うことを特徴とする。データの電流伝 送を行う場合には、基本的に送信側と受信側とが1対1 であるのが望ましいので、単純に大量のデータ・信号を

【発明の実施の形態】まず、本発明の概要を説明する。

転送しようとすると、データ線数・信号線数が増大す [0022] それを避けるために、電流は加算性がある ととに着目して、データ(電流)の多値化を行う。この

電流の多値化は、電圧の多値化と比べてノイズマージン が広い。また、データ(電流)の多値化により、低速の 40 同期クロックの伝送手段を用いる場合でも、大量のデー タの送受信が可能となる。

[0023]以下、図面を参照して本発明の実施の形態 を詳細に説明する。

【0024】<第1実施形態>図1は、第1実施形態に 係るLSIの一部を示すブロック図である。ととでは、 第1のLSI(CHIP-A)11のデータ出力回路部が電流出 カ、第2のLSI(CHIP-B)12のデータ入力回路部が電流 入力である場合のシステム構成を簡略的に示している。

は、内部同路13から出力される2値の電圧データを多値 化するdigital-to-analog converter (DAC) 14と、 とのDAC14の出力DACoutを多値の電流値として外部デ ータ線1に出力する出力バッファ用のPMOSトランジ スタ15とを有する。

【0026】上記外部データ線1から多値の電流が入力 する第2のLS I 12のデータ入力回路部は、前記外部デ ータ線1からの入力電流を受ける入力バッファ用のNM OSトランジスタ16と、このトランジスタ16にカレント 10 ミラー接続されたNMOSトランジスタ17と、Cのトラ ンジスタ17に流れる電流ADCInを、2値の電圧データに 変換し、内部同路18に供給するanalog-to-digital conv erter (ADC) 19とを有する。

【0027】上記構成によれば、第1のLS111は2値 の電圧データを多値化した電流データを外部データ線1 に出力し、第2のLS I 12は外部データ線1から入力す る多値化した電流データを2値の電圧データに変換して 取り出すことが可能である。したがって、複数のLSI の間で外部データ線1を介して多値化した電流データを 伝送可能な伝送システムを実現することができる。

【0028】<第2実施形態>図2は、第2実施形態に 係るLSIの一部を示すブロック図である。ことでは、 第1のLSI(CHIP-A)21のデータ出力回路部が電流入 カ、第2のLS [(CHIP-B)22のデータ入力回路部が電流 出力である場合のシステム構成を簡略的に示している。 【0029】即ち、第1のLS 121のデータ出力同路部 は 内部同路13から出力される2値の電圧データを多値 化するDAC23と、このDAC23の出力を多値の電流に 変換するPMOSトランジスタ24と、このトランジスタ 24から多値の電流を受けるNMOSトランジスタ25と、 とのトランジスタ25にカレントミラー接続され、多値の 電流データを外部データ線1から吸い込む出力バッファ 用のNMOSトランジスタ26とを有する。

【0030】第2のLS 122のデータ入力回路部は、前 記外部データ線1に接続され、多値の電流データを吐き 出し、前記多値の電流データに応じて2値の電圧データ に変換し、内部回路18に供給するADC27を有する。

【0031】 上記機成によれば、前述した第1実施形態 と同様に、第1のLSI21は2値の電圧データを多値化 した雷流データを外部データ線1に出力し、第2のLS [22は外部データ線1から入力する多値化した電流デー タを2値の電圧データに変換して取り出すことが可能で ある。したがって、複数のLSIの間で外部データ線1 を介して多値化した電流データを伝送可能な伝送システ ムを実現することができる。

【0032】<第3実施形態>図3は、第3実施形態に 係るLSIの一部を示すブロック図である。ととでは、 第1のLSI(CHIP-A)31および第2のLSI(CHIP-B)32 は、それぞれデータ入力回路部とデータ出力回路部の二 [0025]即ち、第10LS[110データ出力回路部 50 重構成を有し、データ伝送方向がそれぞれ片方向である

2本の外部データ線1a、1bにより接続されている場合の システム機成を示している。

...

[0033]そして、各LS [31、32は、データ入力回路が外部データ線に接続されるノードと、データ出力回路が外部データ線に接続されるノードとは別々に分離されている。

[0034] 即ち、第1のLSI3のデータ出力回路部 は、図1中の第1のLSI1のデータ出力回路部と同様 に、内部回路13から出力される2値の電圧データを多値 化するDAС14と、CのDAС14の出力を多値の電流に 10 変換して外部データ線1aに出力する出力バッファ用のト ランジスタ15を有する。

[0035]また、第1のLSI3のデータ入力回路部は、外部データ線1か任接続され、図1中の第2のLSI2のデータ入力回路部と同様に、多値の電流入力に応じて電流が流れる入力パッファ用のトランジスタ16、17と、多値の電流を2値の電圧データに変換して内部回路34に併始するADC19を有する。

[0036] 一方、第2のLS I 32のデータ入力回路部は、外部データ線14に接続され、前記第2のLS I 33の 20 データ入力回路部と同様に、多値の電流入力に応じて電流が流れる入力パッファ用のトランジスタ16、17と、多値の電流を2億の電圧データに変換して内部回路1%に供給するAD C 19を有する。

【0037】また、第2のLS 132のデータ出力回路部は、前記第1のLS 131のデータ出力回路部と同様に、 内部回路18から出力される2値の電圧データを多値化するDAC14と、このDAC14の出力を多値の電流に変換 して外部データ線11kに出力する出力パッファ用のトランジスタ15を有する。

[0038]上記構成によれば、複数のLSIの間で2本の外部データ線は、1かを別々に使用して多値化した電流データを双方向に伝送可能な伝送システムを実現することができる。

【0039】〈第4実施形態〉図4は、第4実施形態に 係るLSIの一部を示すブロック図である。とこでは、 第1のLSI(CHIP-A)・印むよび第2のLSI(CHIP-B)・日は は、それぞれデータ入力図路部とデータ出力回路部の二 重構成を有し、データ伝送方向が双方向である外部デー 夕線1により接続されている場合のシステム構成を示し

[0040]とCで、第1のLSI41のデータ入力回路 部およびデータ出力回路部は、対応して入力イネーブルー 信号WC、出力イネーブル信号の反転信号/OEMCより活 性/非活性状態が制御され、第2のLSI42のデータ入 力回路部およびデータ出力回路部は、対応して入力イネーブル信号WEB、出力イネーブル信号の反転信号/OEBC より活性/非活性状態が複雑される。

【0041】そして、各LSI41、42は、データ入力回 路およびデータ出力回路は、それぞれ対応して入力スイ 50

ッチ用トランジスタ44、47むよび出力スイッチ用トランジスタ43、46を介して外部データ線接続ノードNC共通 に接続されている。

[0042]即ち、第1のLS141のデータ出力回路部は、図3中の第1のLS131のデータ出力回路部と同様の構成を利し、出力イネーブル信号の反応信号/CGAKより活性/非活性状態が制御される出力スイッチ用のPMOSトランジスタ43を介して外部データ線1に接続されている。

【0043】また、第1のLS I 41のデータ入力回路部は、図3中の第1のLS I 31のデータ入力回路部と同様の構成を有し、入力イネーブル信号MEAKより活性/非活性状態が制御される入力スイッチ用のNMOSトランジスタ44を介して外部データ線1化接続されている。なお、トランジスタ17とAD C19との間にも、入力イネーブル信号MEAKより活性/非活性状態が制御されるスイッチ用のNMOSトランジスタ45が挿入されている。【0044】そして、第2のLS I 42のデータ出力回路部は、第1のLS I 41のアータ出力回路部と同様の構成人名またストル、外部データ場が接続されている。

部は、第1のLS14nのデータ出力回路部と同様の構成 を有するが、外部データ線1kで接続されている出力スイ ッチ用のPMOSトランジスタ46は、出力イネーブル信 号の反転信号/058により活性/非活性状態が制御され る。 [0045]また、第2のLS[42のデータ入力回路部

(10 445) 末た、第との上5 1 420カーラス人回路部は、第1の上5 1 410カータ入力回路部と同様の構成を有するが、外部データ線1 に接続されている入力スイッチ用のNMO5 トランジスタ47は、人力イネーブル信号 WEBにより活性/非活性状態が制御される。また、トランジスタ17とA D C 19との間に挿入されている入力スイ30 ッチ用のNMO5トランジスタ48も、入力イネーブル信号wrBにより方法性/非疾性状態が制御される。

【0046】なお、上配各LS 141、42は、コントローラ側のLS I(図示せず)から供給される制御信号とアドレス信号を図1元元したような回路で受け、それをデコードして前記制御信号(WEA /CEA)、(WEB./CEB)を生成するように構成されている。

[0047]上記構成によれば、複数のLSIの間で1本の外部データ報1を共通に使用して多値化した電流データを双方向に伝送可能な伝送システムを実現することができる。

【0048】<第5実施形態>図5は、第5実施形態に 係る伝送システムを示すブロック図である。

【0049】 ことでは、複数のDRAM52が1個のメモリコントローラ51にディジーチェーン接続(daisy chain connected)され、メモリコントローラ51が外部バス50に接続される場合のシステム構成を示している。

【0050】上配デイジーチェーン接続は、Source Syn chronous Strobe方式が採用されている。つまり、クロ ック信号として、基本クロック信号CLKと、データの送 受信化使う(送信卿からデータの送信に合わせて受信卿 に出力する)ストローブ信号STROBEを用いる。本例では、クロック信号数(クロックソース)S3からコントローラ51と D R A M52に基本クロック信号CLKが供給される。

【0051】本例では、データ伝送方向が単方向の2本のデータ線(入力用データ線34あるいは出力用データ線55)を用い、伝送方向が収方向のストローブ信号線56と1本用いており、メモリコントローラ51とDRAM52との間でデータを双方向に伝送する場合を示している。また、DRAM52の一部分、例えばその入出力回路の部分10は、図1~図3のいずれかに示した回路と、同様の構成を有する。

【0052】図6は、図5の伝送システムの動作の一例を示す波形図である。

[0053]クロック信号電圧CLK(())に同期したストローブ信号電圧STROBE(())による送受信の制御によって、入力用データ線54からの多値化された入力電流データIn put(A)の電流入力および多値化された出力電流データのtput(A)の出力用データ線55への電流出力が行われる。

[0054] <第6実施形態>図7は、第6実施形態に 20 係る伝送システムを示すブロック図である。

[0055]との伝送システムは、図5化示した第5実施形態化係名伝送ンステムと比べて、ストローブ信号線として伝送方向が単方向の2本ストローブ信号線61.62を用いている点が異なり、その他は同じである。

[0056] <第7実施形態>図8は、第7実施形態に 係る伝送システムを示すブロック図である。

[0057]との伝送システムは、図7に示した第6実施形態に係る伝送システムと比べて、データ線として双方向の1本のデータ線孔を用いている点が異なる。そして、また、DRAM52の一部分、例えばその入出力回路の部分は、図4に示した回路と、同様の構成を有する。その他は、第6実施形態に同じである。

【0058】図9は、図8の伝送システムの動作の一例 を示す波形図である。

[0059]クロック信号電圧CLK(ハ)に同期した人力制 御用のストローブ信号電圧I-STROBE (ハ)によって、双方 向データ線 7からの多値化された人力データ Input (ハ)の 電流 入力が行われ、出力制御用のストローブ信号電圧O-STROBE (ハ)によって、多値化された出力電流データ Outpu 40 t(入)の双方向データ線 74〜の電流出力が行われる。

[0060]<第8実施形態>図10は、第8実施形態 に係る伝送システムを示すブロック図である。

[0061] とこでは、複数のDRAM102が1個のメ モリコントローラ101にスター接続(star connected) ま れ、上記メモリコントローラ101が外部バス100に接続さ れている場合の伝送システムの構成を示している。

【0062】上記スター接続には、Source Synchronous Strobe方式が採用されている。つまり、マスタ(メモ リコントローラ)101と複数のDRAM102とのバスは、 1対1であり、クロック信号として、基本クロック信号と、データの送受信に使うストローブ信号5TROBEを使用さる。本例では、クロック信号電弧の3からメモリコントローラ101とDRAM102との間のバス接続は、単方向の2本のデータ線104、105、双方向の1本のストローブ信号線106を用いる場合を示している。また、DRAM102の一部分、例えばその入出力回路の部分は、図1・図3のいずれかに示した回路と、同様の構成を有する。

【0063】なお、上記した第5実施形態〜第8実施形態 態の伝送システムでは、クロック信号もストローブ信号 も電圧駆動の例を示したが、クロック信号もストローブ 信号も電液駆動を行うように変更してもよい。

[0064] <第9実施形態>第9実施形態は、本発明 に係る伝送システムに適合するLSIのデータ出力回路 部に設けられるDACに関する。

【0065】図11は、第9実施形態に係るDACの一 例を示す回路図である。なお、図11には、例えば8ビ ットの2進電圧データ(binary voltage data)D07~D00 た、10通電流データ(denary current data)DACoutに変 換するDACの一例が示されている。

[0066]図1化示すよう化、基準電流線(reference current source)用のNMOSトランジスタN0K分比 て、8個の重み付け電流線(weight current source)用のNMOSトランジスタペーN8がカレントミラー接続されている。上記重み付け電流網(からアランジスタペーN8がよそれぞれ、基準電流線用のNMOSトランジスタNOの電流値に比べて、1倍、2倍、4倍、・・・、64倍、1026倍の電流値を持つようにサイズ(wi、・・・、wi×128)が約9字まれている。

【0067】上記NMOSトランジスタM1~N8に対応してスイッチ用のNMOSトランジスタS1~S8の各一端が接続されており、上記NMOSトランジスタS1~S8の各一端が上橋されて負荷用のPMOSトランジスタPNを介して電源ノードに接続されている。上記NMOSトランジスタS1~S8は、前記NMOSトランジスタNの電流値を搭車として、1倍、2倍、4倍、…、64倍、128倍の電流値を持つようにサイズ(Wo、…、Wb×128)が設定されている。

[0068]上記NMOSトランシスタ5x〜Sgのゲート にはそれぞれ、8ビットの2進電圧データの、最下位ビットDOOから最上位ビットDOOがそれぞれ入力される。これにより、図11に示すDACは、上記NMOSトラン シスタ5x〜Sgの一括接続ノートに流れるDA変換出力電流DACのよりに対しているが、

【0069】即ち、図11に示したDACは、基準電流 源トランジスタ(NO)と、前記基準電流源トランジスタ(N の)に対してそれぞれカレントミラー接続され、基準電流 50 源トランジスタ(NO)の電流館に比べて2^{*1}倍化重み付 けされた電流値を持つよう化サイズが設定された第1~ 第1の重み付け電流源トランジスタ(MI~NS)と、前記第 1~第1の重み付け電流源トランジスタ(MI~NS)と、前記第 1、2年1年に乗り上では、1000年にはカンードに接続され、2・1倍に重み付けされた電流値を持つよう化サイ ズが設定され、各ゲートに対応してロビットの2 進電圧 データの、最下位ビットDOO〜最上位ビットDOが入力す る第1~第1のスイッチ用トランジスタ(SI~SS)とを具 値することを非常とするものでおろ。

【0070】なお、一般に、伝送システムの入力側と出 10 力側で、基準電流の値を合わせておく必要があるが、基 準電流の値が合っていなくても変換量が分かっていれば 問題はない。ただし、本例では、入力側と出力側で、基 準電流が同じであるものと想定する。

【007.1】<第10実施形態>第9実施形態は、本発明に係る伝送システムに適合するLSIのデータ入力回路部に設けられるADCに関する。

【0072】図12、図13および図14はそれぞれ、 第10実施形態に係るADCの一例を示す回路図であ

る。なお、図12、図13および図14には、10進電流 20 データ(denary current data)AOCinを、8ビットの2進電圧データロIアーDIOKを換するADC (逐次比較型ADC)の一例が示されている。そして、図12には1個のADCのうち、2進電圧データDIアーDIOの、最上位ビットDIアービットDI4を変換する回路が、図13にはビットの13、DI2を変換する回路が、図14にはビットDI1、DIOを変換する回路がそれぞれ示されている。

【0073】図12、図13および図14に示すように、PMOSトランジスタPOは、ソースが電源ノードに接続され、ゲート・ドレインどうしが接続され、ドレイ 30 レに入力電流ADCにが印加される。PMOSトランジスタPOと同じサイズ(40)を有し、上記PMOSトランジスタPOと同じサイズ(40)を有し、上記PMOSトランジスタPOと同じオフベリントミラー接続されている。これにより、PMOSトランジスタPOとPは、入力電流ADCに合きしい電流を渡す。

[0075] 2進電圧データロア~DIOの、最上位ビット DTがゲートに印加されるNMOSトランジスタS8は、 基準電流の126倍の電流値を持つようにサイズ(wo×128) が設定されている。同様に、ビットDI6がゲートに印加 されるNMOSトランジスタ57は、基準電流の64倍の電 端値を持つよりにサイズ(mox/Sofが399であれている。同様 様に、ビットDISがゲートに印加されるNMOSトラン ジスタS6は、基準電流の32倍の電流値を持つようにサイ ズ(Wo×32)が設定されている。同様に、ビットDI4がゲ ートに印加されるNMOSトランジスタS5は、基準電流 の16倍の電流値を持つようにサイズ(Wo×16)が設定され ている。同様に、ビットDI3がゲートに印加されるNM OSトランジスタS4は、基準電流の8倍の電流値を持つ ようにサイズ(Wo×8)が設定されている。同様に、ビッ トDI2がゲートに印加されるNMOSトランジスタS3 は、基準電流の4倍の電流値を持つようにサイズ(Wo×4) が設定されている。同様に、ビットDI1がゲートに印加 されるNMOSトランジスタS2は、基準電流の2倍の電 流値を持つようにサイズ(Wo×2)が設定されている。 【0076】比較イネーブル信号enがゲートに印加され るNMOSトランジスタC8~C1は、基準電流の128倍、6 4倍、32倍、16倍、8倍、4倍、2倍、1倍のいずれかの電

添値を持つようにサイズ(Wo×128、…、Wo)が設定されている。
[0077]図12に示す第1の比較回路COMPは、電)源ノードと接地ノードとの間に直列に接続された、入力電流を流すPMOSトランジスタP8、ゲートに信号enがIn加されるNMOSトランジスタP8、など基準電流の12 2倍の電流を流すNMOSトランジスタと84よ、前部2PM

ary level)に変換する増幅回路A8とからなる。 【0078】これにより、第1の比較回路COMPは、信号enを受けて流れる基準電流の128倍の電流と入力電流との大小を比較し、2進データDIT~DIOのうち、最上位、ピットDITの論理レベルを決定する。

OSトランジスタP8のドレインの電位を2値レベル(bin

【0079】図12に示す第2の比較回路COMPは、前記第1の比較回路COMP1と比べて、PMのSトランジスタのPがRに、NMOSトランジスタとのがSRC、増幅回路AがAパともやれ変更され、さらに前記PMOSトランジスタP7のドレインと接地ノードとの間に、ゲートに信号のが印加されるNMOSトランジスタC7および基準電流の6倍の電流を流すNMOSトランジスタC7および基準電機の6倍の電流を流すNMOSトランジスタC7か直列に接続されている点が異なり、その他は同じである。

【0080】即ち、第2の比較回路COMP2は、電源ノードと接地ノードとの間に、入力電流を流すPMOSトランジスタP7、ゲートにピットDI7が印加されるNMOSトランジスタP7のドルインと接地メードとの間に、アートに信号中が加速があるいかの間に、ゲートに信号中が印加されるNMOSトランジスタア70ドルインと接地メードとスタC7社よび基準電流の6倍の電流を流すNMOSトランジスタア70ドレインの電位を2値レベルに変換する増幅回路級&とからなる。

されるNMOSトランジスタ57は、基準電流の64倍の電 [0081] これにより、第2の比較回路COMP2は、ビ 流値を持つようにサイズ(Wo×64)が設定されている。同 50 ットDI7が "HIGH" の場合には、入力電流から基準電流 20

. .

の128倍を引いたものと信号mを受けて流れる基準電流 の64倍の電流とを比較し、ピットロTが"LOM"の場合に は、入力電流と信号mを受けて流れる基準電流の64倍の 電流とを比較して、2連データDIでDIのうち、ピット DI6の論理レベルを決定する。

【0082】図12に示す第3の比較回路COMP3は、前 記第2の比較回路COMP2と比べて、PMのSトランジス タP7がP6に、NMのSトランジスタCがS7に、増幅回路 AがAGCともれぞれ変更され、さらに前記PMのSトラン ジスタP6のドレインと接地ノードとの間に、ゲートに信 10 号enがIP加されるNMOSトランジスタC6および基準電 流の32倍の電流を流すNMOSトランジスタNSが直列に 接続されている点が異なり、その他は同じである。

【0083】とれにより、第3の比較回路CDMP3は、ピットDT、DIGがそれぞれ"HICH"の場合には、入力電流 から基準電流の128倍および64倍を引いたものと信号en を受けて流れる基準電流の32倍の電流とを比較し、ピットDT、DIGがそれぞれ"LOM"の場合には、入力電流と 信号enを受けて流れる基準電流の32倍の電流とを比較 し、2進データDIT~DIOのうち、ピットDISの論理レベルを涂定する。

[0084] 図12 化示す第4の比較回路COMP4は、前 記第3の比較回路COMP3と比べて、PMOSトランジス タPGがPSIC、NMOSトランジスタCGがS6K、増幅回路 AGがASIC それぞれ変更され、さらに前記PMOSトラン ジスタPSOドレインと接地ノードとの間に、ゲートに信 号enが印加されるNMOSトランジスタCSおよび基準電 流の16倍の電流を流すNMOSトランジスタISが直列に 接続されている点が異なり、その他は同じである。

[0085] されにより、第4の比較回路COMP4は、ピットDT7~DI5がそれぞれ"HIGH"の場合には、入力電流から基準電流の128倍、64倍および32倍を引いたものと信号のを分けて流れる基準電流の10倍の電流とを比較し、ピットDT7~DI5がそれぞれ"LOW"の場合には、入力電流と信号enを受けて流れる基準電流の16倍の電流とを比較し、2進データDT7~DI0のうち、ピットDI4の論理レベルを決定する。

[0086]図13に示す第5の比較回路COMPSは、前 記第4の比較回路COMP4と比べて、PMOSトランジス タPSがP4化、NMOSトランジスタCSがSSK、増端回路 40 ASがA4にそれぞれ変更され、さらに前記PMOSトラン ジスタP4のドレインと接地ノードとの間に、ゲートに信 号enが印加されるNMOSトランジスタC4および基準電 流のS倍の電流を流すNMOSトランジスタNが値列に 接続されている点が異なり、その他は同じである。

[0087] とれにより、第5の比較回路COMPSは、ビットDIT-OI4がそれぞれ"HIGH"の場合には、入力電流から基準電流の128倍、64倍、32倍および15倍を引いたものと信号のを受けて流れる基準電流の8倍の電流とを比較し、ビットDIT-OI4がそれぞれ"LGM"の場合に

は、入力電流と信号enを受けて流れる基準電流の8倍の電流とを比較し、2進データDI7~DI0のうち、ビットDI 3の論理レベルを決定する。

【0088】図13に示す第6の比較回路COMP6は、前 記第5の比較回路COMP5と比べて、PMのSトランジス タP4がP3に、NMのSトランジスタと4が54化、増幅回路 AがA3にそれぞれ変更され、さらに前記PMのSトラン ジスタP3のドレインと接地ノードとの間に、ゲートに信 号っか4倍の電流を流すNMのSトランジスタにおよび基準電流の4倍の電流を流すNMのSトランジスタに対応直列に 接続まれている上が異なり、その他は同じである。

【0089】これにより、第6の比較回路COMPは、ピットDIT~DI3がそれぞれ"HICH"の場合には、入力電流から基準電流の126倍、64倍、32倍、16倍および8倍を引いたものと信号enを受けて流れる基準電流の4倍の電流とと比較し、ピットDIT~DI3がそれぞれ"LOM"の場合には、入力電流と信号enを受けて流れる基準電流の4倍の電流とを比較し、2進データDIT~DIOのうち、ピットDIZの論理レベルを決定する。

【0090】図14に示す第7の比較回路COMPは、前 記第6の比較回路COMPら上れて、PMOSトランジス タP3がP2に、NMOSトランジスタC3が53に、増幅回路 A3がA2にそれぞれ変更され、さらに前記PMOSトラン ジスタP2のドレインと接地ノードとの間に、ゲートに信 号erが印加されるNMOSトランジスタC2および基準電 級の名の電流を流すNMOSトランジスタにが直列に 接続されている点が異なり、その他は同じである。

【0091】とれにより、第7の比較回路COMPAは、DI7 のUZがそれぞれ"HLGH"の場合には、入力電流から基 90世電流の128倍、64倍、32倍、16倍、8倍はよび4倍を引 いたものと信号enを受けて流れる基準電流の2倍の電流 とを比較し、ピットDI7~DI2がそれぞれ"LOM"の場合 には、入力電流と信号enを受けて流れる基準電流の2倍 の電流とを比較し、2進データDI7~DI0のうち、ピット DI1の簡単レベルを決定する。

[0092]図14に示す第8の比較回路COMPは、前 配第7の比較回路COMP7と比べて、PMOSトランジス タRが内は、NMOSトランジスタCがS2は、増幅回路 AがAはにそれぞれ変更され、さらに前記PMOSトラン ジスタロのドレインと接地ノードとの間に、ゲートに信 号emが印加されるNMOSトランジスタにおよび基準電 流の 1倍の電流を流すNMOSトランジスタにお近の形 接続されている点が異なり、その他は同じである。 [0093]とれにより、第8の比較回路COMPはは、ピ ットDIアーDIIがそれぞれ"HICH"の場合には、入力電流 から基準電流的128倍、6倍倍、32倍、16倍、6倍、倍格 よび倍を引いたものと信号enを受けて流れる基準電流

ち、最下位ビットDIOの論理レベルを決定する。

. Ł

[0094] 即ち 図12~図14に示すADCは、比 較イネーブル信号enを受けて流れる基準電流の2"-1倍 に重み付けされた電流値と入力電流との大小を比較し、 n ビットの2進データのうちの最上位であるn番目のビ ットの論理レベルを決定する第1の比較回路COMP1と、 前記n番目のピットの論理レベルに応じて、入力電流か ら基準電流の2°⁻¹倍の電流値を引いたものまたは入力 電流と、前記比較イネーブル信号を受けて流れる基準電 流の2"-1倍の電流との大小を比較し、前記2進データ のうちのn-1番目のビットの論理レベルを決定する第 2 の比較回路COMP2と、入力電流から基準電流の上位ビ ットの論理レベルの組み合わせに応じた倍数の電流値を 引いたものまたは入力電流と、前記比較イネーブル信号 を受けて流れる基準電流の2°-3倍~1倍の電流との大小 をそれぞれ対応して比較し、前記2進データのうちのn - 2番目~最下位ビットの論理レベルを決定する第3の 比較同路COMP3~第nの比較同路COMPnとを具備すること を特徴とするものである。

【0095】図15は、図11に示すDAC、あるいは 20図12、図13および図14に示すADCに使用される 基準電流源(定電流源)BGRO一例を示す回路図である

[0096] 基準電流源としては、Band gap reference 回路が既知であり、例えばP.R.グレイ、R.G.メイヤー共 着のアナログ集積回路設計技術(下)(培風館)などに 記載されている。

【0097】図15に示した基準電流源は、前記文献の P,310、図12.29に基づいて、カスケード接続を単純化 し、パイポーラトランジスタをダイオードで置換して構 30 成したものであり、その動作原理を以下に説明する。

成したものであり、その動作用理を以下に必明な、PMO SトランジスタTP1、ドレイン・ゲートどうしが接続されたNMOSトランジスタTP1はよびダイオードDが直列に接続されている。同じく、電源ノードと接地ノードとの間に、ゲート・ドレインどうしが接続されたPMO SトランジスタTP2、NMOSトランジスタTP2、抵抗業子R1およびダイオードDか直列に接続されている。同じく、電源ノードと接地ノードとの間に、ゲート・ドレインとうしが接続されている。同じく、電源ノードと接地ノードとの間に、ゲート・ドレインどうしが接続されてPMOSトランジスタTP3、抵抗業子R2およびダイオードD3が直列に接続されてい

【0099】上記3個のPMOSトランジスタTPL〜TP3 は、ゲート相互が接続されてカレントミラー回路を構成 しており、前記2個のNOSトランジスタTNLおよびTNL はゲート相互が接続されてカレントミラー回路を構成し ている。

【0100】一方、電源ノードと接地ノードとの間に、 ゲート・ドレインどうしが接続されたPMOSトランジ ス々TP4 NMOSトランジスタTNSおよび抵抗素子R3 が直列に接続されている。そして、上配NMOSトランジスタTN3のソースの電位および前記PMOSトランジスタTP3のドレインの電位が、電圧比較回路CPO(-)入力端および(+)入力端に対応して入力し、との電圧比較回路CPO出力端が前記PMOSトランジスタTN3のゲートに接続されている。さらに電流出力用のPMOSトランジスタTP3が、前記PMOSトランジスタTP4にカレントミラー接続され、そのドレインから基準電流Ioutが出力される。

[0101] 上記構成において、ダイオードD1、D2、 D3に流れる電流が同じななるように設定されている。 また、ダイオードD2、D3は同じサイズであり、ダイオードD1な比べてサイズが大きく設定されている。抵抗 素子R1、R2、R3は同じ抵抗値である。

[01·02] いま、ダイオードD1、D2、D Xx液れる 電流をそれぞれ Idとし、ダイオードD1、D2、D3のア ノード・カソード間電圧をそれぞれ対応してVbe1、Vb 2、Vb83とし、抵抗素子R Xx流れる電流を I とする と

 $Vbe1 = Id \times R1 + Vbe2$

 $Id \times R2 + Vbe3 = I \times R3$

ダイオードD2、D3はそれぞれサイズが同じで、流れる 電流が同じになるように設定されているから、

Vbe2 = Vbe3

抵抗素子R1の抵抗値とR2の抵抗値とは同じであるから、 R2 = R3

ととで、

(11)

 \triangle V be= V be1 - V be2 V be= V be2 = V be3

とおくと、 I = Δ V t とかる。

 $I = \Delta V be/R1 + V be/R2 \qquad \cdots (1)$

[0103] 上式(1) において、Vbeは、ダイオード D1、D2、D3に順方向に電流が流れ始める電圧に相当 レ、例側とN側とのフェルミ(Ferm)準位の菱を相当す る。高温になれば、P側の準位は高くなる傾向、N側の 準位はフェルミーディラック分布から低くなる傾向にあ り、フェルミ準位の菱が小さくなって、Vbeは小さくな っていく。

 (0104)まのた、上式(1)において、ΔVbeは、 ダイオードD1を流れる電流IdLとダイオードD2を流れる電流Id2の差から生じるもので、

 $Id = a \times exp(q \times Vbe/KT) - 1$ … (2) である。とこで、aKは、ダイオード D_1 、 D_2 のサイズ 効果が含まれる。ダイオード D_1 、 D_2 のサイズが同じであるとすると、上式(2) 中の指数項に対して-1は無 徴できるので、

△Vbe= (KT/q) ×log {Id1/Id2}…(3) となり、温度に比例する。

スタTP4、NMOSトランジスタTN3および抵抗素子R3 50 【0105】そこで、温度特性の変化方向が反対のVbe

とΔVbeを使い、ダイオードD1、D2に流れる電流比I d1/ld2と、抵抗R1、R2の抵抗値を調整することにより、Iから温度依存性をなくすことができる。

【0106】 <第11実施形態>前記したようなSource Synchronous Strobe方式を採用する場合には、ストロ ーブ信号STROBEとして、電圧ではなく、基準電流を送る ととも可能であり、との点を考慮した第11実施形態を 以下に説明する。

【0107】図16は、第11実施形態に係る電流ドライブ回路の一例を示す回路図である。なお、図16に示 10 電流ドライブ回路は、デイジーチェーン接続の伝送システムにおいて、ストローブ信号STROBEを電流駆動する L.S.I に設けられるものである。

[0109]上記構成の第1のLSI16Aによれば、電 流出力用のPMOSトランジスタ155のドレインから出 力される電流を、ストローブ信号5TROBEとして外部のス トローブ信号線2に出力することが可能である。

【0110】一方、第2のLSI(CHIP-8)16Fでは、ドレイン・ゲートどうしか接続されたNMOSトランジス 9166代、前8が前のストローブ信号線からストローブ信号線からストローブ信号線からストローブ信号線から下き接地ノードとの間に、ゲート・ドレインどうしが接続されたPMOSトランジスタ168が直列に接続されており、上記NMOSトランジスタ168がは前記NMOSトランジスタ168は前記NMOSトランジスタ168がされている。そして、前記PMOSトランジスタ167にPMOSトランジスタ167にPMOSトランジスタ167にPMOSトランジスタ167にPMOSトランジスタ167に

【0111】上記構成の第2のLS1168によれば、PMOSトランジスタ169のドレインから出力されるストローブ信号電流を、内部回路に供給することが可能であり、とのストローブ信号電流をDACの電流源あるいはADCの電流源として使用可能である。

【0112】図17は、図16に示したストローブ信号 ランジスタNLaが NMのSトランシ AS。ととで、CLK(V)はクロック信号電圧、STROBE(A) トランジスタNOとはストローブ信号電底、Input(A)は電流データ入力、Ou 50 されているとと。

tput(A)は電流データ出力である。

(12)

[0113]また、図18は、第11実施形態に係るディジーチェーン接続された伝送システムにおけるストローブ信号電流の伝送経路の一例を、簡略的に示す回路図である。例えばPMOSトランジスタ164はDAC14aの電流源であり、PMOSトランジスタ169はADC19aの電流源である。

【0114】〈第12実施形態〉前記したSource Synch ronous Strobof 式を採用し、図16に示したようにストローブ信号等ROBEを基準電流として送るとともに、ストローブ信号電流をデータ電流に重量して送ることも可能であり、この点を考慮した第12実施形態を以下に説明する。なお、図16中と同一部分には同一符号を付している。

【0115】図19Aは、第12実施形態に係るディジーチェーン接続の伝送システムにおけるストローブ信号電流の伝送経路を簡略的に示す回路図である。

【0116】即ち、第12実施形態は、次段のLS I18 Bにおいて、DAC144により2値の電圧データ000~DO7 をDA変換する際に、ストローブ信号STROBEを意味する1単位分のデータを足し込む。これにより、DAC144の出力により制御される電流データを、出力イネーブル信号/圧化よりスイッチ制御されるトランジスタ43を介して外部データ線に出力する際に、ストローブ信号/SRC BEを意味する電流を1単位分足し込むことが可能にな

○ 1 1 7] そして、上記ADC19aは、外部データ線1を介して供給されるデータ電流(ストローブ信号電流が 1 単位分足し込まれている)を、データ入力回路部のN 30 MOSカルントミラー回路16、17で折り返す。そして、折り返したデータ電流を、入力イネーブル信号WEによりスイッチ制御されるトランジスタ48に入力し、これをAD変換する。この際、ADC19aは、1 単位分の電流がデータ値としては余分であることを認識して変換するように構成しておくことにより、1 単位分以上の電流が流れると、ストローブ信号STROSEを受け取ったと判定することができる。

【0118】図20は、図19Aに示すDAC14aの一 例を示す回路図である。なお、図20には、8ビットの 2進電圧データ(D07~D00)、および1ビット分のストロ ーブ信号(クロック信号) STR8を、10進電流データに変 換する場合を示している。

【0119】図20に示すDACは、図11に示したDACと比べて、

(2) 基準電波原用のNMOSトランジスタNOC対して、さらに1個のストローブ信号電流源用のNMOSトランジスタNIがカレントミラー接続されており、CのNMOSトランジスタNIがは、基準電流源用のNMOSトランジスタNOと同じ電流値を持つようにサイズが設定されていること。

【0120】(2) DA変換出力ノードと上記ストロー ブ信号電流源用のNMOSトランジスタNLaのドレイン との間に、ストローブ信号STR8がゲートに印加されるス イッチ用のNMOSトランジスタSBが接続されているこ と。

【0121】以上2つの構成が異なり、他の構成は、図 11に示したDACと同じであるので、符号を省略して いる。

【0122】また、図20に示すDACの動作は、図1 1に示したDACの動作と基本的には同様であり、1ビ 10 ト分のストローブ信号STRBに対応するDA変換動作が 加わることが、特に異なる。

【0123】図21、図22、図23および図24は、

図19Aに示すADC194の一例を示す回路図である。なお、図21~図24には、10進電流データ(denary cu rrent data)ACCinを、8ビットの2進電圧データDI7~D 10、および1ビット分のストローブ信号STRBに変換するADCの一例が示されている。そして、図21には1個のADCのうち、2進電圧データDI7~DI0の、最上位ビットDI7~ビットDI4を変換する回路が、図22にはビッ 20トDI3、DI2を変換する回路が、図23にはビットDI1、D 10を変換する回路が、図23にはビットDI1、D 10を変換する回路が、図24にはコトリーブ信号STRBを変換する回路がもでわったれている。

[0124] 図21、図22、図23および図24に示 す回路は、図12、図13および図図14に示したAD Cと比べて、以下の構成(1)~(9)が異なり、その他は同 じであるので、符号を省略している。

[0125](1) 第1の比較回路CMP1aにおいて、基 電電流の128倍の重み付け電流を流すために直列接続き れていた2個のNMOSトランジスタC8、NBC代えて、 それぞれ基準電流の129倍の重み付け電流を流すように サイズが設定された2個のNMOSトランジスタC8a、N 8が用いられている。

[0126](2) 第2の比較回路COMP2aにおいて、基 電電流の64倍の重み付け電流を流すために直列接続され ていた2個のNMOSトランジスタC7、N7に代えて、そ れぞれ基準電流の65倍の重み付け電流を流すようにサイ ズが設定された2個のNMOSトランジスタC7a、N7aが 用いられている。

[0127](3) 第3の比較回路COMP3dCもいて、基 電電流の32倍の重み付け電流を流すために直列接続され ていた2個のNMOSトランジスタC6、NGC代えて、そ れぞれ基準電流の33倍の重み付け電流を流すようにサイ ズが設定された2個のNMOSトランジスタC6a、NGaが 用いられている。

【0128】(4) 第4の比較回路COMP4aにおいて、基 環電流の16倍の重み付け電流を流すために直列接続され ていた2個のNMOSトランジスタCS、NSに代えて、そ れぞれ基準電流の17倍の重み付け電流を流すようにサイ ズが設定された2個のNMOSトランジスタCSa、NSaではサイ ズが設定された2個のNMOSトランジスタCSa、NSaでが のピットの急運レベルを決定する第1の比較回路COMP1a

用いられている。

[0129](5) 第5の比較回路COMPSaにおいて、基 準電流の8倍の重み付け電流を洗すために直列接続され ていた2個のNMOSトランジスタCA、N4に代えて、そ れぞれ基準電流の9倍の重み付け電流を流すようにサイ ズが設定された2個のNMOSトランジスタC4a、N4aが 用いられている。

24

【0130】(6) 第6の比較回路COMPsaKもいた、基 螺電流の相合の重み付け電流を流すために直列接続され ていた2個のMのSトランジスタG、N3C代えて、そ れぞれ基準電流の5倍の重み付け電流を流すようにサイ ズが設定された2個のMのSトランジスタGa、N3aが 用いられている。

【0131】(7) 第7の比較回路COMP7aにおいて、基準電流の2倍の重み付け電流を流すために直列接続されていた2個のNMOSトランジスタC、N2に代えて、それぞれ基準電流の治の重み付け電流を流すようにサイズが設定された2個のNMOSトランジスタCa、NCaが用いられている。

[0132](8) 第8の比較回路CoMPsaにとおいて、基準電流の1倍の重み付け電流を流すために直列接続されていた2個のNMOSトランジスタに、NIC代えて、それぞれ基準電流の2倍の重み付け電流を流すようにサイズが設定された2個のNMOSトランジスタCla、NLaが用いられている。

【0133】(9) ストローブ信号用の比較回路COMP-Sが付加されている。との比較回路COMP-Sは、図23に示した第8の比較回路COMP8と比べて、基準電流の2倍の重か付け電流を流すために直列接続されていた2個のNM30 OSトランジスタCIA、NIAが出ります。 は、さらにPMOSトランジスタCIA、NIAが出りられていると個のNMOSトランジスタCIA、NIAが出りたけいとがしたがしたがある。 は、さらにPMOSトランジスタロ、NIAが出りたれている。 があるが、パートに最小重みピットDIOが印加されるNMOSトランジスタロはなど基準電流の1倍の電流を流すよりが通列に接続されている。 を流すNMOSトランジスタロが直列に接続されている。 が異なり、その他は同じてある。

(0 13 4) とれにより、ストローブ信号用の比較回路 COMP-Sは、ビットDIアーDIOがそれぞれ"HIGH"の場合には、入力電流から基準電流の128億、64億、37億、16 倍、8億、4億、2倍はよび1倍を引いたものと信号中を受けて流れる基準電流の136の電流とを比較し、ビットDIT ~DIOがそれぞれ"LOW"の場合には、入力電流と信号中を受けて流れる基準電流の1倍の電流とを比較し、ストローブ信号(クロック信号)5TB8のレベルを決定する。
[0 1 3 5] 即ち、図2 1~図2 4 に示す A D C は、比較イネーブル信号中を受けて流れる基準電流の2・1・1 旧に重み付けされた電流館と入力電流との大小を比較し、ロビットの2進データのうちの最上位であるn 番目

と、前記 n 番目のビットの論理レベルに応じて、前記入 カ電流から基準電流の2***倍の電流値を引いたものま たは前記入力電流と、前記比較イネーブル信号を受けて 流れる基準電流の2 *- 2 + 1 倍の電流との大小を比較 1. 前記2准データのうちのn-1番目のピットの論理 レベルを決定する第2の比較同路COMP2aと、前記基準電 流に対して F位ビットの論理レベルの組み合わせに応じ た倍数分に相当する電流値を引いたものまたは前記入力 電流と、前記比較イネーブル信号を受けて流れる基準電 流の2"-'+1倍~2"+1倍の電流との大小をそれぞれ 10 対応して比較し、前記2進データのうちのn-2番目~ 最下位のビットの論理レベルを決定する第3の比較回路 COMP3a~第nの比較回路COMPnaと、前記基準電流に対し て前記最上位~最下位ビットの論理レベルの組み合わせ に応じた倍数分に相当する電流値を前記入力電流から引 いたものまたは前記入力電流と、前記比較イネーブル信 号を受けて流れる基準電流の1倍の電流との大小を比較 し、ストローブ信号STRBの論理レベルを決定するクロッ ク信号用比較回路COMP-Sとを具備することを特徴とする

【0136】図21~図24に示すADCの動作は、図 12~図14に示したADCの動作と基本的には同様で あり、1ビット分のストローブ信号STRBC対応するAD 変換動作が加わる点が異なる。この場合、ビットDI7~D T1まで変換した後に、1単位の電流が検出できたら、そ れがストローブ信号STRBに対応する。つまり、データ電 流のAD変換終了後にストローブ信号STRBが検出可能に なるので、ビットDI7~DI1の変換出力をラッチする回路 の制御信号として、ストローブ信号STRBを利用すること が可能になる。つまり、ストローブ信号STRBの立ち上が 30 りで、ビットDI7~DI1を、データラッチ回路170にラッ チする。

ものである。

【0137】上記第12実施形態によれば、ストローブ 信号STROBEを基準電流として送るとともに、ストローブ 信号電流をデータ電流に重畳して送ることが可能にな

【0138】図25は、図19Aに示したデイジーチェ ーン接続の伝送システムにおいてストローブ信号電流を 電流データInput(A)、Output(A)に重畳した場合の動作 の一例を示す波形図である。ととで、電流データ期間T1 40 はストローブ信号電流STRBのみの場合、電流データ期間 T2はストローブ信号電流STRBを電流データに重畳した場 合を示している。

【0139】<DACの第1、第2変形例>図20に示 したDACは、1ビット分のストローブ信号(クロック 信号) STRBを、8 ビットの2 進電圧データDO7~DOOの最 下位ピットと同じ重みを有するものとして扱った。

【0140】しかし、1ビット分のストローブ信号(ク ロック信号) STRRは、8 ビットの2 進電圧データDO7~D

26 うにしてもよい。ストローブ信号STRBを、上位ビットに 割り当てた第1変形例を図26に、下位ピットに割り当 てた第2変形例を図27に示す。

【0141】図26に示すDACは、図20に示したD ACと比べて、ストローブ信号電流源用のNMOSトラ ンジスタMia およびストローブ信号STRBがゲートに印 加されるスイッチ用のNMOSトランジスタSRに代え て 基準電流源用のNMOSトランジスタの256倍の電

流が流れるサイズが設定されているNMOSトランジス タN9 S9が設けられている点が異なり、その他は同じで

(0142)即ち、図26に示すDACは、基準電流源 トランジスタNOと、前記基準電流源トランジスタに対し てそれぞれカレントミラー接続され、基準電流源トラン ジスタの電流値に比べて2"倍に重み付けされた電流値 を持つようにサイズが設定された第1~第(n+1)の 重み付け電流源トランジスタN1~N9と、前記第1~第 (n+1)の重み付け電流源トランジスタに対応して各 一端が接続され、各他端は一括されて出力ノードに接続 20 され、2"倍に重み付けされた電流値を持つようにサイ ズが設定され、各ゲートに対応してn ビットの2進電圧 データのうちの最下位ビットDOO~最上位ビットDOZおよ びストローブ信号STRBが入力する第1~第(n+1)の スイッチ用トランジスタS1~S9とを具備することを特徴 とするものである。

【0143】図26に示すDACの動作は、図20に示 したDACの動作と基本的に同様であり、ストローブ信 号STRBが8 ビットの2 進電圧データDO7~DOOより上位ビ ットに割り当てられてDA変換される点が異なる。

【0144】図27に示すDACは、図20にし示した DACと比べて、ストローブ信号電流源用のNMOSト ランジスタN1a. およびストローブ信号STRBがゲートに 印加されるスイッチ用のNMOSトランジスタSBに代え て、基準電流源用のNMOSトランジスタの1/2倍の電 流が流れるサイズが設定されているNMOSトランジス タN1/2および51/2が設けられている点が異なり、その他 は同じであるので符号を省略している。

【0145】即ち、図27に示すDACは、基準電流源 トランジスタNOと、前記基準電流源トランジスタに対し てそれぞれカレントミラー接続され、基準電流源トラン ジスタの電流値に比べて2 *-1倍、1/2倍に重み付けされ た電流値を持つようにサイズが設定された第1~第(n +1) の重み付け電流源トランジスタNI~N8 N1/2と. 前記第1~第(n+1)の重み付け電流源トランジスタ に対応して各一端が接続され、各他端は一括されて出力 ノードに接続され、2 "-1倍、1/2倍に重み付けされた電 流値を持つようにサイズが設定され、各ゲートに対応し てnビットの2進電圧データのうちの最下位ビットDOO ~最上位ビットDO7およびストローブ信号STRBが入力す 00より上位ピット、あるいは下位ピットに割り当てるよ 50 る第1~第(n+1)のスイッチ用トランジスタSI~S

8 S1/2とを具備することを特徴とするものである。 【0146】図27に示すDACの動作は、図20に示 したDACの動作と基本的に同様であり、ストローブ信 号STRBが8ビットの2進電圧データDO7~DOOより下位ビ ットに割り当てられてDA変換される点が異なる。

【0147】<ADCの第1. 第2変形例>図21~図 2.4 に示したADCは、1 ピット分のストローブ信号 (クロック信号) STRBを、8ビットの2進電圧データDO 7~D00の最下位ピットと同じ重みを有するものとして扱 った。

【0148】しかし、1ビット分のストローブ信号(ク ロック信号) STRNは、8 ビットの2 進電圧データDO7~D 00より上位ビット、あるいは下位ビットに割り当てるよ うにしてもよい。ストローブ信号STRBを、上位ビットに 割り当てた第1変形例を図28~図30に、下位ビット に割り当てた第2変形例を図31~図34に示す。

[0149] 図28~図30に示すADCは、図21~ 図24に示したADCと比べて、比較イネーブル信号en に代えて、ストローブ信号(クロック)STRBが用いられ ていること、このストローブ信号STRBがゲートに印加さ れるNMOSトランジスタC8b~C1bのサイズ、これらN MOSトランジスタC8b~C1bkc直列接続されている重み 付け電流源用のNMOSトランジスタN8b~N1bのサイ ズ、およびストローブ信号用の比較回路COMP-SUの構成 が異なる。その他は、同じであるので符号を省略してい

【0150】即ち、図28~図30に示すADCは、比 較イネーブル信号enを受けて流れる基準電流の2°倍に 重み付けされた電流値と入力電流との大小を比較し、ス トローブ信号STRBの論理レベルを決定するクロック信号 30 する第3の比較回路COMP3c~第nの比較回路COMPncと、 用比較同路COMP-SUと、前記ストローブ信号STRBを受け て流れる基準電流の(2"+2"-1)倍に重み付けされた 電流値と入力電流との大小を比較し、 n ビットの2 進デ ータのうちの最上位であるn番目のビットの論理レベル を決定する第1の比較回路COMP1bと、前記n番目のビッ トの論理レベルに応じて、前記入力電流から基準電流の 2 ** 1 倍の電流値を引いたものまたは前記入力電流と、 前記ストローブ信号STRBを受けて流れる基準電流の(2 "+2"-") 倍の電流との大小を比較し、前記2進データ のうちのn-1番目のビットの論理レベルを決定する第 40 2の比較同路COMP2bと、前記基準電流に対して上位ビッ トの論理レベルの組み合わせに応じた倍数分に相当する 電流値を前記入力電流から引いたものまたは前記入力電 流と前記ストローブ信号STRBを受けて流れる基準電流の (2"+2"-")~(2"+2")倍の電流との大小をそれ ぞれ対応して比較し、前記2進データのうちのn-2番 目~最下位のビットの論理レベルを決定する第3の比較 回路COMP3b~第nの比較回路COMPnbとを具備することを 特徴とするものである。

21~図24に示したADCの動作と基本的に同様であ り、ストローブ信号STRBが8ビットの2進電圧データDO 7~D00より F位ビットに割り当てられてA D変換される 点が異なる。

20

【0152】図31~図34に示すADCは、図21~ 図24に示したADCと比べて、比較イネーブル信号en がゲートに印加されるNMOSトランジスタC8c~C1cの サイズ、これらNMOSトランジスタC8c~C1cに直列接 続されている重み付け電流源用のNMOSトランジスタ N8c~NLcのサイズ、およびストローブ信号用の比較回路 10 COMP-SDの構成が異なる。その他は、同じであるので符 号を省略している。

[0153]即ち、図31~図34に示すADCは、比 較イネーブル信号enを受けて流れる基準電流の2 *-1+1/ 2倍に重み付けされた電流値と入力電流との大小を比較 し、 n ピットの2 進データのうちの最上位であるn 番目 のビットの論理レベルを決定する第1の比較同路COMP1c と、前記n番目のビットの論理レベルに応じて、前記入 力電流から基準電流の2"-1倍の電流値を引いたものま たは前記入力電流と、前記比較イネーブル信号enを受け て流れる基準電流の2"-1+1/2倍の電流との大小を比較 し、前記2進データのうちのn-1番目のビットの論理 レベルを決定する第2の比較回路COMP2cと、前記基準電 流に対して上位ピットの論理レベルの組み合わせに応じ た倍数分に相当する電流値を前記入力電流から引いたも のまたは前記入力電流と、前記比較イネーブル信号enを 受けて流れる基準電流の2 "- "+1/2倍~2"+1/2倍の電流 との大小をそれぞれ対応して比較し、前記2進データの うちのn-2番目~最下位のピットの論理レベルを決定 前記基準電流に対して前記最上位~最下位のビットの論 理レベルの組み合わせに応じた倍数分に相当する電流値 を前記入力電流から引いたものまたは前記入力電流と、 前記比較イネーブル信号enを受けて流れる基準電流の1/ 2倍の電流との大小を比較し、ストローブ信号STRBの論 理レベルを決定するクロック信号用比較同路CDMP-SDと を具備することを特徴とするものである。

【0154】図31~図34に示すADCの動作は、図 21~図24に示したADCの動作と基本的に同様であ り、ストローブ信号STRBが8ピットの2進の電圧データ DO7~DO0より下位ビットに割り当てられてAD変換され る点が異なる。

【0155】とのようにストローブ信号STRB信号が最下 位の場合、このストローブ信号STRBの判定は最後になさ れる。このため、ストローブ信号STRBの立ち上がりでデ **ータをラッチする。**

【0156】なお、ストローブ信号STRRが最上位の場 合、このストローブ信号STR8の判定は最初になされる。 とのため、図19Bに示すように、ストローブ信号STRB 【0151】図28~図30に示すADCの動作は、図 50 を、遅延回路171でピットDO7~ピットDO0のAD変換に

(16)

要する時間、遅延させた後、この遅延させたストローブ 信号5TRBdの立ち上がりでデータをラッチする。もしく は図 1 9 C に示すように、ストローブ信号5TRBを、イン バータ172で反転させた後、反転させたストローブ信号/ 5TRBの立ち下がりでデータをラッチすれば良い。

[0157] <DACの基準電流とADCの基準電流との関係、基準電流線の第1~第3変形例>DACの回路動作とADCの回路動作とを正確に行わせるためには、ADCの基準電流はDACの基準電流の1/2倍より大きく、2倍よりは小さく設定すればよい。

【0158】また、ADCの出力側の増幅回路の動作マ ージンを上げるなら、との増幅回路の入力の電位振幅を 大きくすることが望ましく、この場合にはADCの基準 電流はDACの基準電流の1倍より大きく、2倍よりは小 さく設定した方がよい。

【0159】 Cのような基準電流の関係に基づいて、基準電流の値は仕様により決めてもよい。その場合、図35に示すように、DAC月の基準電流としては前距86円の電流値をそのまま使用し、ADC用の基準電流としてはDAC用の基準電流の、例えばよ.5倍を使用するとか、あるいは、図36 および図37に示すように、伝送システム中に基準電流源を設け、DAC用の基準電流流速の電流値をそのまま使用し、ADC用の基準電流流の電流値の例えば1.5倍を使用することが可能である。

[0160] 図35は、LSI内の8Gの電流値をDA C用の基準電流として使用し、上記8Gの電流値の1.5倍 の電流値をADC用の基準電流として使用する場合の回 路例を示している。

[0161] 図35に示す回路は、図15に示したBCR の出力段においてPMOSトランジスタTP4にカレントミラ 一接続されているサイズがWO PMOSトランジスタTP5の 出力電流を DA C用の基準電流として供給し、さらに、前記PMOSトランジスタTP6のサイズが1.5×WO PMOSトランジスタTP6の出力電流を AD C用の基準電流として供給するものである。なお、図35において、図15中と同一部分には同一符号を付している。

[0162]図36には、デイジーチェーン接続の伝送 システムにおいて、LSI内のDACおよびADCの基 40 準電流の値を外部の基準電流派により決定し、DAC用 の基準電流は基準電流源の電流値を使用し、ADC用の 基準電流は基準電流源の電流値の1.3倍を使用する場合 の国路例を示している。

[0163]図36において、第1のLS1チップ351 は、外部(例えばコントローラ)の基準電流源350から 入力する基準電流をMADSトランジスタ353、35からなる カレントミラー回路で受け、この基準電流をMADSトラン ジスタ355、356からなるカレントミラー回路で受ける。 上記MADSトランジスタ355には、さらに MADSトランジス タ357、358がカレントミラー接続されている。この場合、PMOSトランジスタ356、357のサイズをWとすると、PMOSトランジスタ358のサイズは1.5×W化設定されている。そして、上記PMOSトランジスタ357の出力電流を入る。日の基準電流として供給し、PMOSトランジスタ358の出力電流を入り、PMOSトランジスタ358の出力電流を次段の第2のLS 1チップ352に基準電流として伝送する。

[0 164]上記第2のLSIチップ352も、前記第1
10 のLSIチップ352と同様の構成を有し、前股の第1の
LSI351から入力する基準電流をMOSトランシスタ35
3、36からなるカレントミラー回路で受け、PMOSトランシスタ357の出力電流をDAC用の基準電流として供給
し、PMOSトランシスタ358の出力電流をADC用の基準 電流として供給し、PMOSトランシスタ356の出力電流を 次段のLSIチップに基準電流として伝送する。

【0165】図37は、スター接続の伝送システムにおいて、LSI内のDACおよびADCの基準電流の値を外部(例えばコントローラ)の基準電流源により決定20 し、DAC用の基準電流は基準電流源の電流値を使用

0 し、DAC用の基準電流は基準電流級の電流値を使用し、ADC用の基準電流は基準電流級の電流値の1.5倍を使用する場合の回路例を示している。

【0166】図37において、第1のLSIチップ361 は、外部(例えばコントローラ)の基準電流震360から 入力する基準電流をMMC5トランジスタ363、364からなる カレントミラー回路で受け、この基準電流をPMC5トラン ジスタ365、366からなるカレントミラー回路で受ける。 上記PMC5トランジスタ365には、さらにPMC5トランジス タ367がカレントミラー接続されている。この場合、PMO 30 Sトランジスタ366のサイズをWとすると、PMC5トランジ スタ367のサイズは1、5×Wに設定されている。そして、 上記PMC5トランジスタ366の出力電流をDAC用の基準 電流として供給し、PMC5トランジスタ367の出力電流を ADC用の基準電流として供給する。第2のLSIチップ362も、前記第1のLSIチップ362も、前記第1のLSIチップ362も、前記第1のLSIチップ362も、同様に断する。ただし、第1のLSIチップ361と とは別の電流出力を受ける。

[0167] 〈第13実施形態〉前記したディジーチェーン接続の伝送システムにおいて、前段のLSIからの 電流を後段のLSIに転送する場合、電流入力をAD変 換した後に再びDA変換して電流出力にするのは効率が 悪い。この点を改善した第13実統形態について、以下 に説明する。

【0168】図38は、第13実施形態に係るデイジー チェーン接続された伝送システムに適合するメモリLS 1を簡略的に示す回路図である。

【0 1 6 9】即ち、図38 化示すメモリLS 1 は、外部データ線に接続された電流入力型のデータ入力回路部のよいと、このデータ入力回路部のADC 19から出力する電50 圧データを格納するメモリセルアレイ242と、このメモ

(17)

20

リセルアレイ242から出力する電圧データをDAC14化より変換して外部データ線に出力する電流出力型のデータ出力回路部243と、前段側の外部データ線からの入力電流をA D変換せずにそのまま電流出力として後段側の外部データ線に転送する電流転送回路244とを有する。
[0170]上記電流転送回路244と、前記データ入力回路部241の電流入力用のNMOSトランジスタ16化カレントミラー接続されたNMOSトランジスタ245と、CのNMOSトランジスタ245と、CのNMOSトランジスタ245と、CのNMOSトランジスタ245と、CのNMOSトランジスタ245と、CのPMOSトランジスタ245とであり、アランジスタ247と、このPMOSトランジスタ247と、このPMOSトランジスタ247と、このPMOSトランジスタ247と、このPMOSトランジスタ247と、このPMOSトランジスタ247と、でPMOSトランジスタ247と、このPMOSトランジスタ247と、このPMOSトランジスタ247と、アランジスタ247と、このPMOSトランジスタ247と、このPMOSトランジスタ247と、アランジスタ247と、アランジスタ247とを有す。

- 【0171】なお、前記電流出力型のデータ出力回路部 243は、電流出力用のPMOSトランジスタ15と電流出力ノードとの間に、転送イネーブル信号PASSがゲートに印加されるPMOSトランジスタ249が挿入接続されている。
- [0172] したがって、信号/PASSが非活性状態 (* H IOd* レベル) の時には、電流転送用のPMOSトラン ジスタ248がオフ状態になり、電流出力用のPMOSト ランジスタ249がオン状態になり、前記メモリセルアレ イ242から出力する電圧データに応じた電流データが出 力される。
- [0173] これに対して、信号PASSが活性状態(° L の ″ レベル) になると、電流転送用のPMOSトランジ スタ243がよン状態、電流出力用のPMOSトランジス タ243がよつ状態になり、前段のLSIからの入力電流 をAD変換せずにそのまま電流出力として後段のLSI に転送することが可能になる。
- 【0174】上記第13実施形態によれば、電流入力を AD変換した後に再びDA変換して電流出力する場合と 比べて、消費電力の削減が可能になる。
- [0175] <第14実施形態>前記したデイジーチェーン接続の伝送システムにおいて、伝送する電流データは1種類に限らず、複数種類のデータを選択することも可能であり、この点を考慮した第14実施形態について 40以下に説明する。
- [0176] 図39は、第14実施形態に係るデイジー チェーン接続された伝送システムに適合するメモリしS 1を簡略的に示す回路図であり、図38中と同一部分には同一符号を付している。
- [0177] とのメモリLSIのデータ入力回路部においては、前段側の外部データ線からの入力電流を信号/PASSがゲートに印加されるNMOSトランジスタ231を介してADC19に入力し、とのADC19による2進変換出力データを第1のマルチプレクサ (MUX) 252により

メモリセルアレイ242、レジスタ(A) 253站よびレジスタ (B) 254に選択的に格納する。また、上記メモリセルア レイ242、レジスタ(A)253站よびレジスタ(B) 254からの 出力データを、第2のMU X255により選択的に切り換 えてDA C14に入力し、このDA C14による10進変換出 力に応じた電流を転送イネーブル信号PASSがゲートに印 加されるPMO Sトランジスタ249を介して後段側の外 部データ線に出力する。

[0178]また、前段側の外部データ線からの入力電流を電流転送回路244に入力し、転送イネーブル信号PASがゲートに印加される転送用のNMOSトランジスタ2 564よび信号/PASがゲートに印加されるPMOSトランジスタ248により電流転送物で4秒間して後段側の外部データ線に電流を出力する。

- 【0179】<第14実施形態の変形例>前配第14実施形態においては、外部データ線により伝送される電流 はデータのみの場合を想定したが、これに限らず、前述 したようにデータに制御信号を含ませることも可能であり、この点を考慮した変形例について以下に説明する。 【0180】図40は、第14実施形態の変形例に係る メモリLS 1を翻除的に示す問路図である。
- [0181]図40に示すLSTは、図39を参照して前述したLSIと比べて、入力電流をADC19により変換したデータに含まれる制御信号をコマンドデコーダ26は、前配データに含まれる制御信号の内容を解釈した結果に応じて、デコード出力である相補的な信号PASS、/PASSの活性/非活性を制御する。即ち、入力電流を電流転送回路244に(信号PASSは"HIGI"、信号/PASSは"LOW")、前記データを再びDAC14により変換した自分自身のデータを出力する場合には、信号PASSは"HIGI"、信号/PASSは"LOW")、前記データを再びDAC14により変換した自分自身のデータを出力する場合には、信号PASSは"HIGI"、6号/PASSは "HIGI")。
- [0182]上配信号PASS、/PASSが活性化した時には、電流転送用トランジスタ248がオン状態、データ出力用トランジスタ248がオフ状態になり、前記信号PAS S、/PASSが非活性状態の時には、電流転送用トランジスタ248がオフ状態、データ出力用トランジスタ249がオン状態になる。
- 【0183】<第15実施形態>図41は、第15実施 形態に係るデイジーチェーン接続された伝送システムに 適合するメモリLS1を簡略的に示す回路図である。
- 【0184】とのメモリLSIは、データ(DD)の伝送・ 経路とRead/Writeなどの制御信号/アドレス信号(RQ) の伝送経路とを分離している。
- [0185]即ち、データ(DQ)の伝送経路は、図39を参照して前途したメモリLS|における24個のマルチプレクサ252、258、2個のレジスタ(A)253、レジスタ(B)254を省略した構成とほぼ同様であって、前段側の50 データ入力線から電流データ入力のJNを受け、後段側の

データ出力線に電流データ出力DQQUTを出力するものである。

. :

【0186】とれに対して、制御信号/アドレス信号 (RO) の伝送経路は、前段側の制御信号/アドレス信号 入力線から制御信号/アドレス信号入力ROINを受ける電 流入力型の制御信号/アドレス信号入力回路部271と、 この入力回路部のADC19aから出力される電圧データ をデコードし、転送イネーブル信号PASS、Read/Writeな どの制御信号、アドレス信号を出力するデコーダ272 と、前記制御信号/アドレス信号入力回路部271の電流 入力用のNMOSトランジスタ273にカレントミラー接 続されたNMOSトランジスタ274と、このNMOSト ランジスタ274の電流が流れるゲート・ドレインどうし が接続されたPMOSトランジスタ275と、CのPMO Sトランジスタ275にカレントミラー接続され、ドレイ ンが制御信号/アドレス信号出力ノードに接続され、後 段側の制御信号/アドレス信号線に制御信号/アドレス 信号線電流出力ROOUTを出力するためのPMOSトラン ジスタ276とを有する。

- [0187] <第16実施形態>図42は、第16実施 20 形態に係るスター接続された伝送システムに適合するメ モリ」、SIを解略的に示す回路図である。
- [0188] このメモリLS1は、図41を参照して前述したメモリLS1と比べて、スター接続に対応するとから、データ (02) の伝送経路において電流転送回路 および制御信号/アドレス信号 (RQ) の伝送経路において、それぞれ電流転送回路を省略し、信号/PASSK代えて入力イネーブル信号/RCを用いている点が異なる。
- [0189] てのメモリLSIの伝送システムとの入田 30 力助作は、図41を参照して前述したメモリLSIの伝送システムとの人田力動作と比べて、スター接続された伝送システムとアイジーチェーン接続された伝送システムとの通信プロトコルの相違に応じて異なるが、基本的には同様である。
- 【0190】 <第15 実施形態および第16 実施形態の 第1変形例>前記第15 実施形態および第16 実施形態 においては、制御信号/アドレス信号を同じ伝送経路で 取り扱ったが、これに限らず、制御信号/アドレス信号 を分離することも可能である。
- [0191] < 第15 実施形態および第16 実施形態の 羽2変形例>前記第15 実施形態および第16 実施形態 においては、データ (四) の伝送経路を1組設けている が、伝送するデータを2組に増加させる場合あるいはさ らに増加させる場合は、それに応じてデータ (D) の伝 送経路を追加すればよい。
- 【0192】〈第17実施形態〉前記した実施の形態では、データ電流にストローブ信号電流を重量したが、データ電流にクロック信号電流を重量することも可能であり、この点を考慮した第17実施形態について、以下に50

説明する。

【0193】図43は、第17実施形態に係るデイジー チェーン接続の伝送ンステムを示すプロック図である。 【0194】ととでは、1個のメモリコントローラ291 に複数個のDRAM292が単方向の2本のデータ線1a、1 比によりデイジーチェーン接続され、コントローラ291が 外部バス290に接続される場合のシステム構成を示して いる。

【0195】との伝送システムのメモリコントローラ29 10 12は、クロック信号後293から入力する電圧モードのクロ ック信号を受け取り、それを電流モードのクロック信号 化変換して常時出力し、データ出力時にはクロック電流 出力にデータ電流を重畳するように構成されている。

[0196]なお、この伝送システムのDRAM292に おいては、例えば図19点に示したようにストローブ信 号電池をデータ電池に重量して伝送する場合と同様に電 流ドライブ回路を構成さればよい。

[0197] この場合、図19Aに示した電流ドライブ 回路の出力部のDAC14aとして、例えば図20に示し たような回路を設け、ストローブ信号FIRBに代えてクロ ック信号Clockを使用すればよい。また、上記電流ドラ イブ回路の入力部のADC19aとして、例えば図21~ 図23に示したような回路を設け、ストローブ信号STRB に代えてクロック信号Clock を使用すればよい。

[0198]図44は、図43に示した伝送システムに おいてクロック信号電流にデータ電流を重畳した場合の 動作の一例を示す波形図である。

【0199】<第17実施形態の変形例>前記クロック 信号として基準電流を送り、これを受けてクロック信号 電圧を生成して使用することも可能であり、この点を考 慮した変形例を以下に説明する。

[0200] 図45は、第17実施形態の変形例に係る 伝送システムにおいてクロック信号を電流出力する電流 ドライブ回路およびクロック信号電流をクロック信号電 圧に変換する回路の一例を示す回路図である。

【0201】図45において、コントローラ用の第1の LS1321では、電源ノードと接地ノードとの間に、基 埋電流流源BCR、ゲートにクロックリース信号eがゲート に印加されるNMOSトランジスタ323およびドレイン ・ゲートどうしが接続されたNMOSトランジスタ324 が直列に接続されている。同様に、前記電源ノードと接 地ノードとの間に、ゲート・ドレインどうしが接続され だPMOSトランジスタ323およびNMOSトランジス タ326が直列に接続されている。上記2個のNOSトランジスタ324および326はゲート相互が接続されてから トラージスタ324および326はゲート相互が接続されてカレントミラー国路を構成している。そして、電流出力用のP MOSトランジスタ327が、前記PMOSトランジスタ3 25にカレントミラー接続されている。

【0202】上記構成の第1のLSI321によれば、電 50 流出力用のPMOSトランジスタ327のドレインから出 35

カする電流をクロック信号Clockとして外部の信号線 (ストローブ信号線) に出力することが可能である。 [0203]一方、第2のLS 1322では、ドレイン・ ゲートどうしが接続されたNMOSトランジスタ328亿 前記外部のストローブ信号線2からストローブ信号電流 が入力する。そして、電源ノードと接地ノードとの間 に、ゲート・ドレインどうしが接続されたPMOSトラ ンジスタ329なよびNMOSトランジスタ330が直列に接 続されており、上記NMOSトランジスタ330は前記N MOSトランジスタ328にカレントミラー接続されてい る。そして、前記PMOSトランジスタ329にPMOS トランジスタ331がカレントミラー接続されている。 【0204】さらに、電源ノードと接地ノードとの間 に、基準電流源BCRおよびドレイン・ゲートどうしが接 続されたNMOSトランジスタ332が直列に接続されて いる。とのNMOSトランジスタ332にNMOSトラン ジスタ333がカレントミラー接続されており、このNM OSトランジスタ333のドレインは前記PMOSトラン ジスタ331のドレインに接続されている。そして、上記 PMOSトランジスタ331およびNMOSトランジスタ3 20 33のドレイン相互接続ノードに増幅回路334が接続され ている。

[0205] CCで、第2のLS I 322の基準電流源BCR の電流を第1のLS I 321の基準電流源BCRの電流と等 しく設定しておき、第2のLS I 322におけるNMOS トランジスタ333にPMOSトランジスタ331の電流の半 分が流れるようにサイズを設定しておく。

[0206] 上記構成の第2のLS 1322によれば、増 幅回路334は、通常は低い電位入力を受けているが、ク ロック信号電流入力時に前記PMOSトランジスタ331 から電流が出力する場合は高い電位入力を受けるので、 クロック信号電流入力をクロック信号電圧に変換して出 力し、内部回路に供給することが可能である。

【0207】<第18実施形態>図46は第18実施形態に係る伝送システムを示すブロック図である。

[0208]との伝送システムは、図5に示した第5実施形態に係る伝送システムと比べて、ストローブ信号線 をバス配線として終端させ、かつクロック信号線も終端 させたことが異なり、その他は同じである。

【0209】<第19実施形態>図47は第19実施形 40 態に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを簡略的に示す回路図である。

[0210]本例が「図384元した第13実施形態に係るメモリLS1と異なるところは、データ入力およびデータ出力をそれぞれ、メモリチップ内に設けられたコントローラからのデータ送信削301で行うことである。このため、図384元した回路と同様の回路がデータ送信側301を記載されている。

[0211]また、コントローラへのデータ帰還側302 には、電流転送回路244と同様な回路構成を持つ、電流 転送回路303が配置されている。なお、電流転送回路303 は、常時、データ電流を転送することが、電流転送回路 244と異なっている。

【0212】 上記電流転送回路 303は、図47に示すように、電流入力用のNMOSとランジスタ304と、とのNMOSトランジスタ305と、このNMOSトランジスタ305と、このNMOSトランジスタ305の電流が流れるバスに、ゲートおよびドレインを接続したPMOSトランジスタ306と、このPMOSトランジスタ306と、このPMOSトランジスタ307と、このPMOSトランジスタ307と、このPMOSトランジスタ308とを有り接地電位VSSを受けるPMOSトランジスタ308とを有方る。また、PMOSトランジスタ308と省略し、PMOSトランジスタ308と省略し、PMOSトランジスタ308と省略し、PMOSトランジスタ308と台前とのMOSトランジスタ308と日前である。また、PMOSトランジスタ308と音略し、PMOSトランジスタ308を出力に直接に接続しても問題は無

【0213】<第20実施形態>図48は第20実施形態に係るデイジーチェーン接続された伝送システムに適合するメモリLSIを簡略的に示す回路図である。

[0214]本例が、図47に示した第19実施形態に係るメモリLS1と異なるところは、データ入力およびデータ出力をそれぞれ、メモリチップ内に設けられたコントローラからのデータ帰還側302で行うことである。このため、図38に示した回路と同様の回路がデータ帰還302に配置されている。そして、コントローラからのデータ送信側301には、常時、データ電流を転送する電流転送回路30が配置されている。

【0215】<第21実施形態>図49は第21実施形態
態に係るデイジーチェーン接続された伝送システムに適
30 合するメモリLSIを簡略的に示す回路図である。

[0216] 本例が、図47に示した第19実施形態に 係るメモリLS Iと異なるととろは、データ入力をデー タ送信側301で行ない、データ出力をデータ帰還側302で 行うととである。このため、電速転送回路303のうち、 出力段を構成するPMOSトランジスタ307、308はデー タ送信側301に配置され、入力段を構成するNMOSと ランジスタ304、305、PMOSトランジスタ306はデー タ帰環側 1001に配置されている。

【0217】また、本例のように、データ入力をデータ 40 送信側301で行ない、データ出力をデータ帰還側302で行う う場合には、データ出力のタイミングを調整することが 重要である。コントローラから見たレイテンシ(latenc りを、デイジーチェーン接続された複数のメモリチップ それぞれで合力せるためである。このため、本例では、 メモリセルアレイ242の出力部に遅延回路311を設けてい る。遅延回路311は、例えばレジスタ312に格納された遅 延データなより制御される。そして、メモリセルアレ 242からのデータ出力を、コントローラから見たレイテ ンシが、デイジーチェーン接続された複数のメモリチッ ンが、デイジーチェーン接続された複数のメモリチッ 50 プそれぞれで含入まりた遅延させる。遠延データは、ch (20)

in-TDのセットとともに、デイジーチェーンの初期化に よって記憶される。最も近いメモリは、最も大きいレイ テンシにセットされる。遅延データのセット方法は、ch ip-IDのセット方法と同様である。遅延データに応じた ユニット遅延時間は、 コントローラから見たレイテンシ が整合するように設計されている。

[0218] <第22実施形態>図50は第22実施形 態に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを簡略的に示す回路図である。

タバスの部分を例示した。本例では、アドレス/コマン ドバスの部分を例示する。

【0220】本例が、図47に示した第19実施形態と 異なるところは、アドレス信号、およびコマンド信号を AD変換するADC19aと、このADC19aから出力され る電圧データをデコードし、アドレス信号およびコマン ド信号を出力するデコーダ2元を有することである。

[0221]また。電流転送回路244'は その出力段を 構成するPMOSトランジスタ248'のゲートに、回路内 接地電位VSSを供給するようにして、常時、電流を転送 できるように構成されている。

[0222] <第23実施形態>図51は第23実施形 態に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを簡略的に示す回路図である。

【0223】本例が、図50に示した第22実施形態に 係るメモリLSIと異なるところは、データ入力および データ出力をそれぞれ、メモリチップ内に設けられたコ ントローラからのデータ帰還側302で行うことである。 とのため 図50中のデータ送信側3mに配置された回 路と同様の同路が、データ帰還302に配置されている。 そして、コントローラからのデータ送信側301には、常 時、データ電流を転送する電流転送回路303が配置され

[0224] <第24実施形態>図52は第24実施形 態に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを簡略的に示す同路図である。

ている

【0225】本例が、図50に示した第22実施形態に 係るメモリLSIと異なるところは、電流出力ノード31 9と、電流入力ノード320とを、トランスファゲート回路 321により、互いに接続したことである。トランスファ ゲート同路321は、レジスタ322から出力される制御信号 EDGE、/EDGEにより制御される。制御信号EDGEが"HIG "H"、制御信号/EDCEが "EOW" のとき、電流出力ノード3・・・レスをデコードし、デコードしたアドレスをメモリセルー 19は、電流入力ノード320に接続される。このため、電 流出力を、データ送信側301からデータ帰還側302に、メ モリチップ内で折り返すことができる。また、制御信号 EDGEが "LOW"、制御信号/EDGEが "HIGH" のとき、電流 出力ノード319は、電流入力ノード320から分離される。 制御信号EDCEの状態は、デイジーチェーンの初期化によ ってセットされる。

【0226】本例は、ディジーチェーンの終端を、例え は図46に示した第18実施形態のように閉じた場合に 有効である つまり との事施形能は エッジのチップ において、その出力と入力との外部接続を必要とすると となく、使用することができる。

[0227] <第25実施形態>図53は第25実施形 態に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを簡略的に示す回路図である。

[0228]本例が、図47に示した第19実施形態に 【0219】第19、第20、第21実施形態ではデー 10 係るメモリLSIと異なるところは、第24実施形態と 同様に、電流出力ノード319と、電流入力ノード320と を、トランスファゲート回路321により、互いに接続し たととである。

> [0229]本例でも、制御信号EDCEが"HICH"、制御 信号/EDGEが "LOW" のとき、電流出力ノード319は、電 流入力ノード320亿接続されるので、電流出力を、デー タ送信側301からデータ帰還側302に、メモリチップ内で 折り返すととができる。よって デイジーチェーンの終 端を、例えば図46に示した第18実施形態のように閉 20 じた場合に有効である。

[0230] <第26実施形態>図54は第26実施形 態に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを筋略的に示す回路図である。

【0231】上記実施形態では、データを送受信する例 と、アドレスおよびコマンドを送受信する例とをそれぞ れ説明した。

【0232】しかし、データ、アドレスおよびコマンド をそれぞれ一まとめにしたパケット(packet)を、送受信 することも可能である。本例は、そのようなパケット送 30 受信に適合させた例に関する。

【0233】本例が、図47に示した第19実施形態に 係るメモリLSIと異なるところは、パケットデコーダ 323. アドレスデコーダ324. コマンドデコーダ325. レ ジスタ326 およびパケットエンコーダ327を有するとと

【0234】パケットデコーダ323は、入力されたパケ ットをデコードし、データ、アドレスおよびコマンドに それぞれ分類する。分類されたデータはメモリセルアレ イ242に入力され、同様に分類されたアドレスおよびコ 40 マンドはそれぞれ、アドレスデコーダ324およびコマン ドデコーダ324に入力される。

【0235】アドレスデコーダ324は、入力されたアド アレイ242、およびレジスタ326に出力する。

【0236】コマンドデコーダ325は、入力されたコマ ンドをデコードし、デコードしたコマンドに基づいた内 部制御信号 (PASS、/PASS、WRITE、READ、INIT) を出力

【0237】レジスタ326は、chip-IDを記憶する。chip 50 -IDとは、コントローラ、およびとのコントローラにデ

イジーチェーン接続された複数のメモリチップを識別す るために 各チップに登録されたTDアドレスである。上 記実施形態では、chip-IDに関する詳しい説明を省略し たが 上紀実施形態においても登録されていることはも ちろんである。chip-IDの付与方法の一例を下記する。 [0238]まず、コントローラのchip-IDを "0000" な設定し、当該コントローラに登録する。コントローラ はchip-ID "0000" を、デイジーチェーン接続された先 頭のメモリチップに送信する。このchip-ID "0000" を 受けたメモリチップはこれに"1"を加えて"0001" を、自身のchip-IDとして登録する。chip-ID "0001" が 脊繰されたメモリチップは、chip-ID "0001" を、デイ ジーチェーン接続された次のメモリチップに送信する。 とのchip-ID "0001" を受けたメモリチップはこれに

"1" を加えて "0010" を、自身のchip-IDとして登録す る。とのような処理を、デイジーチェーン接続されたメ モリチップ全てに対して、順次行うことで、コントロー ラ 各メモリチップそれぞれに異なったchip-IDを登録 することができる。登録されたchip-IDは、データ処理 て、データ処理は、送信されたchip-IDに合致するchip-IDを持つメモリチップにおいて行われる。

【0239】レジスタ326は、このようなchip-IDを記憶 する。そして、送信されたchip-IDが、レジスタ326に記 憶されたchip-IDに合致した場合、コントローラを示す c hip-ID、およびコントローラへのデータ出力であること を示すコードを、それぞれ出力する。当該メモリチップ が出力したデータを、デイジーチェーン接続されている 他のメモリチップが受け取らないようにするためであ る。

【0240】パケットエンコーダ327は、メモリセルア レイ242から出力されたデータ、およびレジスタ326から 出力されたコントローラチップを示すchio-ID. および コントローラへのデータ出力であることを示すコードを エンコードし、パケットにする。パケットは、DAC14 に入力され、上記実施形態と同様にDA変換された後、 出力される。

- 【0241】<第27実施形態>図55は第27実施形 熊に係るデイジーチェーン接続された伝送システムに適 合するメモリLSIを簡略的に示す回路図である。
- 【0242】本例が、図54に示した第26実施形態と 異なるところは、第21実施形態のように、データ入力 をデータ送信側301で行ない、データ出力をデータ帰還 側302で行うようにしたことであり、その他はほぼ同様 の機成である。

[0243]以上、本発明を、第1~第27実施形態に より説明したが、この発明は、これら実施形態それぞれ に限定されるものではなく、その実施にあったては、発 明の要旨を逸脱しない範囲で種々に変形することが可能 である。

【0244】また。第1~第27実施形態は、単独、ま たは適宜組み合わせて実施することも勿論可能である。 [0245] さらに、第1~第27実施形態には種々の 段階の発明が含まれており、各実施形態において開示し た複数の構成要件の適宜な組み合わせにより、種々の段 階の発明を抽出するととも可能である。

[0246]

【発明の効果】上述したように、本発明のデータ・信号 伝送システムおよび半導体集積回路装置によれば、伝送 10 データとして、電圧電位ではなく電流量を取り扱う。ま た、電流データの多値化を行うことにより、送信側と受 信側とが1対1で対応する電流転送においても、データ 線・信号線数の増大を伴うことなく多値のデータ伝送を 行うととが可能になる。

【0247】とのような電流データの多値化を行う場 今 電流は加算性があり、電流の多値化は電圧の多値化 よりも電圧ノイズマージンが広いという利点がある。し たがって、I.S.I.の素子の微細化に伴う電源電圧、外部 信号線の振幅電圧の低下にも耐えることが容易になる。 時、アドレス又はコマンドに含まれて送信される。そし 20 また、低速の同期クロックを伝送する場合でも、電流の

多値化により、大量のデータの送受信が可能となる。 【図面の簡単な説明】

【図1】 図1は第1実施形態に係るLSIの一部を示 すブロック図。

【図2】 図2は第2実施形態に係るLSIの一部を示 すブロック図。

「図31 図3は第3実施形態に係るLSIの一部を示 すブロック図。

【図4】 図4は第4実施形態に係るLSIの一部を示 30 すブロック図。

【図5】 図5は第5実施形態に係る伝送システムを示 すブロック図。

【図6】 図6は図5に示す伝送システムの一動作例を 示す波形図。

【図7】 図7は第6実施形態に係る伝送システムを示 すブロック図。

【図8】 図8は第7実施形態に係る伝送システムを示 すブロック図。

【図9】 図9は図8に示す伝送システムの一動作例を 40 示す波形図。 【図10】 図10は第8実施形態に係る伝送システム

を示すブロック図。

【図11】 図11は第9実施形態に係るDACの一回-路例を示す回路図。

【図12】 図12は第10実施形態に係るADCの一 回路例を示す回路図。

【図13】 図13は第10実施形態に係るADCの一 同路例を示す同路図。

【図14】 図13は第10実施形態に係るADCの一 50 回路例を示す回路図。

47

- 【図15】 図15は基準電流源(定電流源)の一回路 例を示す回路図。
- 【図16】 図16は第11実施形態に係る電流ドライ ブ回路の一回路例を示す回路図。
- 【図17】 図17はストローブ信号を電流駆動した場 合の一動作例を示す波形図。
- 【図18】 図18は第11事施形態に係るデイジーチ ェーン接続された伝送システムにおけるストローブ信号 電流の伝送経路を簡略的に示す回路図。
- 【図19】 図19Aは第12実施形態に係るデイジー 10 【図43】 図43は第17実施形態に係るデイジーチ チェーン接続の伝送システムにおけるストローブ信号電 流の伝送経路を簡略的に示す同路図 図198は図19 Aに示す伝送経路の一変形例を示す同路図、図19Cは 図19Aに示す伝送経路の他変形例を示す同路図。
- 【図20】 図20はDACの一例を示す回路図。
- 【図21】 図21はADCの一例を示す回路図。
- 「図221 図22はADCの一例を示す回路図。
- 【図23】 図23はADCの一例を示す回路図。
- 【図24】 図24はADCの一例を示す回路図。
- 接続された伝送システムの一動作例を示す波形図。
- 【図26】 図26はDACの第1変形例を示す回路
- 【図27】 図27はDACの第2変形例を示す回路
- 【図28】 図28はADCの第1変形例を示す回路 図。
- 【図29】 図29はADCの第1変形例を示す回路 図。
- 【図30】 図30はADCの第1変形例を示す回路
- 【図31】 図31はADCの第2変形例を示す回路
- 【図32】 図32はADCの第2変形例を示す回路 図.
- 【図33】 図33はADCの第2変形例を示す回路
- 【図34】 図34はADCの第2変形例を示す回路 図.
- 【図35】 図35は基準電流源の第1変形例を示す回 40 路図。
- 【図36】 図36は基準電流源の第2変形例を示す回 路図。
- 【図37】 図37は基準電流源の第3変形例を示す回 路図。
- 【図38】 図38は第13実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す回路図。
- 【図39】 図39は第14実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI 50 【符号の説明】

を簡略的に示す同路図。

- 【図40】 図40は第14実施形態の変形例に係るメ モリLSIを簡略的に示す回路図。
- 【図41】 図41は第15実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す回路図。
- 【図42】 図42は第16実施形態に係るスター接続 された伝送システムに適合するメモリLSIを簡略的に 示す回路図。
- ェーン接続された伝送システムを示すブロック図。
- 【図44】 図44は図43に示した伝送システムにお いてクロック信号電流にデータ電流を重畳した場合の動 作の一例を示す波形図。
- 【図45】 図45は第17実施形態の変形例を示す回 器図
- 【図46】 図46は第18実施形態に係る伝送システ ムを示すブロック図。
- 【図47】 図47は第19実施形態に係るデイジーチ 【図25】 図25は図19Aに示すデイジーチェーン 20 ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す同路図。
 - 【図48】 図48は第20実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す回路図。
 - 【図49】 図49は第21実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す同路図.
 - 【図50】 図50は第22実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリしSI 30 を簡略的に示す回路図。
 - 【図51】 図51は第23実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す同路図。
 - 【図52】 図52は第24実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す回路図。
 - 【図53】 図53は第25実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す同路図。
 - 【図54】 図54は第26実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す回路図。
 - 【図55】 図55は第27実施形態に係るデイジーチ ェーン接続された伝送システムに適合するメモリLSI を簡略的に示す回路図。
 - 【図56】 図56は従来の伝送システムの一例を示す ブロック図。
 - 【図57】 図57は従来の伝送システムの他例を示す ブロック図。

1、1a、1b…外部データ線、

11、21、31、41…第1のLSI、

12、22、32、42…第2のLSI、

13…内部回路、

14. 23 ··· DAC. 15…出力パッファ用PMOSトランジスタ、

16…入力パッファ用NMOSトランジスタ、

18…内部回路、

19, 27 ... ADC,

* 43、46…出力スイッチ用トランジスタ、 44、47…入力スイッチ用トランジスタ、

50、100…外部バス、

51、101…メモリコントローラ、

52. 102 ··· DRAM.


54…入力用データ線、

55…出力用データ線、


104、105…データ線、

106…ストローブ信号線。


[図1]




[図2]




[図5]




[図3]




[図4]




[図6]




【図7】




[図8]




[図9]




[図11]







(図12)




[図20]




[図13]




【図14】




[図17]




[図16]



[図18]




[図24]




. 2


[図19]




【図21】




[図25]




【図22】



[図23]




【図26】




. î


[図27]




[図28]




[図29]




[図30]



【図31】




[図34]




[図32]


. \$




[図33]




[図35]




[図36]




[図37]




[図38]









【図40】





[図43]





. .






HZ~276


ROOUT

[図45]


٠. ئ



[図46]




【図57】




. 4

[図47]




[図48]




. .

[図49]




(図50)




. 5

[図51]




[図52]




. 3


[図53]




[図54]



(図55)



[図56]



フロントページの続き

(51)Int.Cl.' H O 3 K 19/096

識別記号

FI HO3K 19/00 ターマコード(参考)

1015